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V�llkommenheit der Mi�el
und Verworrenheit der Ziele
scheinen �ir �nsere Zeit zu �harakterisieren. 
— Albert Einstein [1]

Abstract
As modern microelectronics advances, enormous challenges have to
be overcome in order to further increase device performance, enab-
ling high-speed and ultra-low-power applications. State of the art Si
MOSFETs with gate lengths below 32 nm use hafnium-based high-k di-
electrics to reach electrical gate oxide thicknesses equivalent to ∼ 1 nm
SiO2 or less. This leads to very high vertical fields in the MV/cm range,
pulling the mobile channel charge closer to the gate oxide interface.
Simultaneously, channel doping is increased. Both measures are needed
in order to maintain gate control over the channel at reduced gate
length. At the same time however, they lead to higher charge carrier
scattering. For this reason, charge carrier mobility drops significant-
ly and has become a critical parameter over the last years. Present
technology nodes make use of strain engineering to partially recover
this mobility loss. Even though carrier mobility is a crucial parameter
for present technology nodes, it can not be determined accurately by
methods typically available in industrial environments.
A major objective of this work is to study the magnetoresistance
mobility µMR of strained VLSI devices based on a 28 nm ground rule.
This technique allows for a more direct access to the carrier mobility,
compared with the conventional current/ voltage and capacitance/
voltage mobility derivation methods like the effective mobility’ µeff , in
which series resistance, inversion charge density and effective channel
length are necessary to extract the mobility values of the short channel
devices. Aside from providing an anchor for accurate µeff measurements
in linear operation conditions, µMR opens the possibility for investiga-
tions of the saturation region of the device, which cannot be accessed
by µeff . Electron and hole mobilities of nFET and pFET devices with
various gate lengths are studied from linear to saturation region. In
i
addition, the interplay between mobility enhancement due to strain
improvement, and mobility degradation due to short channel effects
with decreasing channel length is analyzed.
As a concept device for future nanoelectronic building blocks, silicon
nanowire Schottky field-effect transistors are investigated in the second
part of this work. These devices exhibit an ambipolar behavior, which
gives the opportunity to measure both, electron and hole transport on a
single device. The temperature dependence of the source/drain current
for specific gate and drain voltages is analyzed within the framework of
voltage dependent effective barrier heights. As a result, the temperature
dependence of the tunnelling current is not only important for the sub-
threshold region, but also plays a significant role in the transistor “on-
state”. In addition, the effective barrier heights for electrons and holes
tend towards the natural Schottky barriers of the NiSi2-Si interface, if
the applied external fields generate the case of flat band condition at
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B T magnetische Feldstärke
~B T Magnetfeldvektor
Cdo F direkte Überlappkapazität
Cga F·m−2 Kapazität zw. Gate und S/D/B
Cgb F·m−2 Kapazität zw. Gate und Bulk
Cgc F·m−2 Kapazität zw. Gate und S/D
Cif F innere Streukapazität
Cof F äußere Streukapazität
Cov F Gesamt-Überlappkapazität
Cox F Oxidkapazität, starke Inversion
C
′
ox F·m−2 Oxidkapazität in starker Inversion,
flächennormiert
CRLZ F Kapazität der Raumladungszone
dox m Dicke des Gateoxids
~E V·m−1 Vektor des elektrischen Feldes
Ec V·m−1 kritisches elektrisches Feld
Eeff,lat V·m−1 effektives laterales el. Feld (D → S)
Eeff,vert V·m−1 effektives vertikales el. Feld (G→ B)
ε J Energie
ε0 J energetisches Bandminimum
εg J Bandlücke
εf J Fermienergie











gm,i A·V−1 intrinsischer Transferleitwert
I0 A Drainstrom ohne Magnetfeld
Ids A Drainstrom
Ids,lin A Drainstrom im linearen Fall
Ids,off A Drainstrom im Auszustand
Ids,sat A Drainstrom im Sättigungsfall
IVth A Vth-Stromwertkriterium
~j A·m−2 Stromdichte
jtherm A·m−2 Stromdichte, thermion. Emission
L m Länge (Transistorbezeichnung)
Ldesign m designte Gatelänge
Leff m effektive Kanallänge
δL m Differenz zwischen Ldesign und Leff
m∗ kg effektive Masse
m∗e kg effektive Elektronenmasse
m∗h kg effektive Löchermasse
n m−3 Elektronenkonzentration
N(ε) J−1m−2 Zustandsdichte (2D-Fall)
N(ε) J−1m−3 Zustandsdichte (3D-Fall)
Ndepl m−2 Ladungsträgerdichte in Verarmung
Ninv m−2 Inversionsladungsträgerdichte
Ns m−2 Ladungsträgerdichte (2D-Fall)




inv C · cm−2 Inversionsladung, flächennormiert
R Ω elektrischer Widerstand
R0 Ω Widerstand ohne Magnetfeld
RB Ω Widerstand im Magnetfeld






Rd Ω drainseitiger Serienwiderstand
Rext Ω Widerstand S/D-Extensiongebiete
Rges Ω Gesamt-Transistorwiderstand
Rs Ω sourceseitiger Serienwiderstand
Rsd Ω Anschlusswiderstand zwischen Kon-
takt und Kanal
RSDdiff Ω Widerstand S/D-Diffusionsgebiete
Rser Ω Gesamt-Serienwiderstand
Rsil,int Ω Silizid-Widerstand an S und D
RSRch Ω Streuwiderstand am Kanalanschluss







Vdd V positive Versorgungsspannung
Vds V Drain-Source-Spannung
V ∗ds V intrinsische Drain-Source-Spannung
Vd,lin V Vd-Kriterium für lineare Operation
Vd,sat V Sättigungsspannung
veff m·s−1 effektive Geschwindigkeit
Veff V effektive Spannung
Vfb V Flachbandspannung
Vgs V Gate-Source-Spannung
V ∗gs V intrinsische Gate-Source-Spannung
Vss V neg. Versorgungsspannung (GND)
Vth V Einsatzspannung
Vth,nF V Einsatzspannung, SiNW nFET-Ast




εr 1 relative Permittivität
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γeff 1 Rser-Korrekturfaktor für µeff
γMR 1 Rser-Korrekturfaktor für µMR
κ m−1 Wellenzahl
µ m2·V−1·s−1 Beweglichkeit
µ(ε) m2·V−1·s−1 mikroskopische Beweglichkeit
µ0 m2·V−1·s−1 makroskop. (Drift-) Beweglichkeit
µch m2·V−1·s−1 Kanalbeweglichkeit
µeff m2·V−1·s−1 effektive Beweglichkeit
µFE m2·V−1·s−1 Feldeffektbeweglichkeit
µMR m2·V−1·s−1 Magnetowiderstands-Beweglichkeit
η 1 Feldparameter: 1/2 für Elektronen,
1/3 für Löcher
σ A·V−1 Leitfähigkeitstensor
σ0 A·V−1 makroskopische Leitfähigkeit
σ(ε) A·V−1 mikroskopische Leitfähigkeit
τ s Streuzeit





ε0 8, 854188 ·10−12 A·s·V−1·m−1 elektr. Feldkonstante
~ 6, 582119 · 10−16 eV · s reduziertes Planck’sches
Wirkungsquantum
kB 8, 617330 · 10−5 eV·K−1 Boltzmannkonstante




B Bulk (Substratkontakt des Transistors)




DIBL Drain Induced Barrier Lowering
EOT Equivalent Oxide Thickness
ESD Electrostatic Discharge (elektrostatische Entladung)
eSiGe epitaktisches Silizium-Germanium
G Gate
GIDL Gate Induced Drain Leakage
GND Ground
LCC Leadless Chip Carrier (Pinloses Chipgehäuse)
HKMG High-k Metal Gate
MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
MR Magnetoresistance
NPEN Neutral Plasma Enhanced Nitride
(unverspannte Deckschicht)
PPMS Physical Property Measurement System
REM Rasterelektronenmikroskopie
RMS Root Mean Square
RTN Random Telegraph Noise
S Source
SiNW Silicon Nanowire (Silizium Nanodraht)
SMU Source Measure Unit (Messkanal)
TEM Transmissionselektronenmikroskopie
TPEN Tensile Plasma Enhanced Nitride
(zugverspannte Deckschicht)
VLS Vapor-Liquid-Solid (Wachstumsprozess)




Bereits im Jahre 1938 berichteten Pohl und Hilsch von ersten erfolg-
reichen Arbeiten zu einem Festkörperverstärker welcher auf Kalium-
bromidkristallen basierte [2]. Damit konnte zum ersten Mal gezeigt
werden, dass “eine Steuerung elektrischer Ströme in festen Körpern
mit Hilfe eines Steuergitters” grundsätzlich möglich ist. 1941 gelang
Konrad Zuse mit der Konstruktion des elektro-mechanisch arbeitenden
Z3 der Bau des weltweit ersten programmierbaren Computers [3, 4].
Mit der Erfindung des Transistors durch John Bardeen, Walter Brat-
tain und William Shockley [5–7] und der integrierten Schaltung durch
Jack Kilby und Robert Noyce [8, 9] begann schließlich die rasante
Entwicklung der Mikroelektronik welche bis heute anhält und immer
noch ungebrochen an Fahrt aufnimmt [10]. Sie beeinflusst sämtliche
Lebensbereiche in einer tiefgreifenden, fundamentalen Weise, wie es
wahrscheinlich keine Technologie zuvor je vermochte. Immer neue An-
wendungen werden erschlossen, getrieben durch höhere Komplexität,
sinkende Kosten, geringeren Stromverbrauch und die zunehmende Ver-
netzung elektronischer Komponenten. Der zentrale Schlüssel für diese
Entwicklung liegt in der fortschreitenden Miniaturisierung der Schalt-
kreise. Dabei folgt die Industrie dem „Moore’schen Gesetz“, einer
Beobachtung von Gordon Moore aus dem Jahr 1965, dass sich die An-
zahl der Transistoren pro Flächeneinheit in integrierten Schaltkreisen
etwa alle zwei Jahre verdoppelt [11]. Um die Jahrtausendwende über-
schritt der Anteil an digital gespeicherter Information den der analog
gespeicherten [12] und markiert damit den Beginn eines neuen, „digita-
len Zeitalters“. Das Aufrechterhalten der fortlaufenden Verkleinerung
der Transistoren, der Grundbausteine jedes integrierten Schaltkreises,
stellt die Chipindustrie immer wieder vor enorme physikalische und
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technologische Herausforderungen1 und wird ermöglicht durch stete In-
novation in lithographischen Abbildungsverfahren, neuen Materialien
und Bauelementintegration [13–15]. Mit immer kleineren Transistordi-
mensionen treten Kurzkanaleffekte in den Vordergrund und es müssen
besondere Maßnahmen getroffen werden, um eine möglichst hohe Kon-
trolle des Gates über den Kanal aufrechtzuerhalten. Dabei kommen
immer höhere vertikale Felder zwischen Gate und Kanalbereich zum
Einsatz, wodurch die mobilen Ladungsträger des Kanals stärker an
das Gateoxid gezogen werden und deren Streuung an der Grenzfläche
zunimmt. Zusammen mit immer höheren Kanaldotierungen wird so
die Ladungsträgerbeweglichkeit mit fortschreitenden Technologiegene-
rationen reduziert [16].
Während sich die Ladungsträgerbeweglichkeit in den letzten Jahren
für den Transistor immer stärker zu einer Performance-limitierenden,
kritischen Größe entwickelt hat [17], ist ihre akurate Bestimmung
über konventionelle Methoden schwieriger geworden und mit immer
größeren Unsicherheiten behaftet. Des Weiteren ist der für den Transis-
torbetrieb wesentliche Sättigungsbereich mit Standardverfahren über-
haupt nicht zugänglich. Die vorliegende Arbeit widmet sich daher
im ersten Teil der Untersuchung der Ladungsträgerbeweglichkeit an
Feldeffekttransistoren in einer 28 nm HKMG- Technologie2 mittels des
Magnetowiderstandsverfahrens (engl.: „magnetoresistance“, MR).
Dieses Verfahren bietet – zum Preis eines höheren experimentellen
Aufwands – einen direkteren Zugang zur Beweglichkeit der Ladungs-
träger, verglichen mit konventionellen Methoden wie der Messung der
Feldeffektbeweglichkeit oder der effektiven Beweglichkeit. So ist die
Kenntnis der exakten elektrisch effektiven Kanallänge nicht erforder-
lich und die Abhängigkeit von Anschlusswiderständen geringer. Wie in
der Arbeit gezeigt wird, kann hierdurch eine deutlich höhere Aussa-
gegenauigkeit erzielt werden. Für eine gewisse Technologie bestimmt,
1Bereits um 1975 hatten die Transistoren mit Abmessungen um 5µm die Größe
eines weißen Blutkörperchens erreicht, heutige Strukturen sind etwa 200 Mal kleiner.
2Technologie mit Metall-Gatebahnen und Gateoxiden hoher Permittivität
„High-k Metal Gate“ (HKMG)
2
kann die Magnetowiderstands-Beweglichkeit so als Anker für die Be-
wertung und Gültigkeit der effektiven Beweglichkeit dienen. Darüber
hinaus kann mit dem MR-Verfahren der Sättigungsbereich des Tran-
sistors bei hohen Drainspannungen untersucht werden, welcher über
andere Verfahren nicht zugänglich ist. Ein abschließender Teil widmet
sich unter Ausnutzung beider Messverfahren dem Einfluss von Verspan-
nungstechnologien zur Steigerung der Ladungsträgerbeweglichkeit.
Aufgrund der Herausforderungen die sich bei weiterer Skalierung der
Transistoren ergeben, wird im Hinblick auf zukünftige Technologie-
generationen auch an neuen Transistorkonzepten geforscht. Seit dem
22 nm Knoten sind sogenannte „Fin-FET“ Transistoren in kommerzi-
eller Fertigung, bei welchen das Gate die Siliziumbahn von drei Seiten
umschließt, um die Kanalkontrolle weiter zu steigern [18,19]. Die ideale
Geometrieform wäre dabei ein Si- Nanodraht, der von allen Seiten
durch ein Gate umschlossen wird. Über die reine Skalierung („Mo-
re Moore“) hinaus gibt es außerdem Bestrebungen, eine erweiterte
Funktionalisierung der Transistoren zu erreichen („More than Moo-
re“) [20]. In diesem Zusammenhang hat im letzten Jahrzehnt die For-
schung an Silizium- Nanodrähten zunehmend an Bedeutung gewonnen.
Die außergewöhnliche Kombination aus einer quasi- eindimensionalen
Geometrie in Verbindung mit der hochentwickelten, siliziumbasierten
Chiptechnologie verspricht neue Bauelementkonzepte jenseits des heute
üblichen Standards [21–24]. Ein Si-Nanodraht-basierter Transistortyp,
der Gegenstand aktueller Forschungs- und Entwicklungsbemühungen
ist, ist der Schottky-Feldeffekt-Transistor (FET) mit extrem abrupten
Schottkykontakten an Source und Drain. Dieser weist ein im Vergleich
zum konventionellen MOSFET sehr unterschiedliches Schaltverhalten
auf. So konnten Si-Nanodrähte verwendet werden, um rekonfigurier-
bare Transistoren zu realisieren, welche je nach angelegten Program-
mierspannungen wahlweise unipolares nFET- oder pFET-Verhalten
in einem einzelnen Bauelement zeigen [25, 26]. Darüber hinaus lässt
sich die Oberfläche von Si-Nanodrähten funktionalisieren, sodass der
Transistor als Sensor für bestimmte Reagenzien verwendet werden
kann [27–29]. In solchen Nanodraht-Schottkykontakt-FETs wird die
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Performance – abgesehen von der Gatekopplung – vor allem durch
die Injektion der Ladungsträger über die Schottky-Barriere in den
Kanal begrenzt. Um zu einem tieferen Verständnis der Schaltvorgän-
ge in diesen Transistoren beizutragen, widmet sich der zweite Teil
dieser Arbeit der Untersuchung von Si-Nanodraht-FETs mit Nickel-
silizidierten Source/Drain-Anschlüssen und Rückseitengate. Ein hierzu
entwickeltes, einfaches phänomenologisches Modell dient dabei der
Veranschaulichung des Temperaturverhaltens, welches hauptsächlich
durch die Ladungsträgerinjektion durch Tunneln über die Schottkybar-
riere bestimmt wird. Mit Hilfe von temperaturabhängigen Messungen
wird schließlich der Einfluss der von den beiden Schottkykontakten
stammenden Energiebarrieren auf die Elektronen- und Löcherleitung





Hauptelement des MOSFETs ist die MOS-Kondensatorstruktur: auf
einem halbleitenden Substrat (S) wird ein Gateoxid (O) aufgebracht,
auf welches ein metallischer Gateschichtstapel (M) folgt. Für einen n-
MOS Transistor verwendet man üblicherweise leicht p-dotierte Substra-
te, während bei p-MOS Transistoren n-dotierte Substrate zum Einsatz



















Abbildung 2.1: a) Schematischer Aufbau eines planaren MOSFETs,
und b) nFET Leitungsbandkante entlang des Kanals
nach [30] für Vds > 0 und mit skizzierter Fermivertei-
lung der Elektronen an Source. Durchgehende Linie im
AN- Zustand (Vgs > Vth), gestrichelte Linie im AUS-
Zustand (Vgs < Vth).
strat der MOS-Struktur um Source- und Drainanschlüsse ergänzt, wel-
che invers zum Substrat dotiert werden, siehe Abb. 2.1a. So entsteht
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im Kanalbereich eine Energiebarriere für die Majoritätsladungsträger
aus den Source- und Draingebieten, wie in Abb. 2.1b am Beispiel eines
nFET-Transistors gezeigt. Während Source und Drain für einen gerin-
gen Kontaktwiderstand hoch dotiert werden und räumlich etwas unter
die Substratoberfläche in die Tiefe reichen, wird der eigentliche Kanal-
anschluss durch eine im Vergleich sehr flach eingebrachte „Extension-
Implantation“ realisiert. Dies verringert das Risiko eines Kurzschlus-
ses zwischen Source und Drain durch „tiefes Übersprechen“. Darüber
hinaus werden sogenannte „Halo-Implantationen“ in den Anschlussbe-
reichen platziert, welche lokal die Substratdotierung erhöhen. Dadurch
werden die Raumladungszonen zwischen dem Bereich der Extension-
Implantation und Kanal schmal gehalten, was die Herstellung sehr kur-
zer Gatelängen L ermöglicht.
Wird an den MOSFET eine Drain-Source-Spannung Vds angelegt,
während die Gate-Source-Spannung Vgs < Vth ist, können aufgrund
der Energiebarriere (gestrichelte Linie in Abb. 2.1b) nur die weni-
gen Source-Elektronen, die aufgrund der Fermi-Dirac-Verteilung über
eine ausreichend hohe thermische Energie verfügen, zur Drain flie-
ßen. Der Transistor ist im „AUS“- Zustand und befindet sich im
Unterschwellstrom- Bereich. Mit zunehmendem Vgs werden die Bän-
der im Kanalbereich nach unten verschoben und die Energiebarriere
kleiner. Es können somit mehr und mehr Elektronen der Fermivertei-
lung im Source- Gebiet an der Leitung teilnehmen. Die thermionische
Emission von Ladungsträgern von Source in den Kanal nimmt zu, und
der Drainstrom Ids steigt, bis sich der Transistor letztlich oberhalb der
Einsatzspannung im „AN“- Zustand befindet (Abb. 2.1a und 2.2a).
Für Vgs > Vth bildet sich unter dem Gatebereich ein oberflächennaher
Inversionskanal aus Minoritätsladungsträgern. Dabei wirkt sich nicht
mehr die sourceseitige Injektion von Ladungsträgern limitierend auf
den Stromfluss aus. Stattdessen bestimmen der Kanal- und die An-
schlusswiderstände den Strom über den Transistor. Die Ladungsträ-
gerdichte steigt mit zunehmendem Vgs und ist für kleine Vds räumlich
homogen und nahezu konstant. Für kleine Vds und bei festem Vgs ver-
hält sich der Kanal bezüglich Vds wie ein Ohm’scher Leiter. Bei Erhö-
hung der Drain-Source-Spannung Vds steigt Ids daher zunächst linear
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an (Linearbereich in Abb. 2.2b). Mit zunehmendem Vds nimmt jedoch
die Potentialdifferenz zwischen Gate und Drain ab, weshalb drainsei-
tig aufgrund des geringeren Overdrives die Kanalladung Q′inv reduziert
wird. Dabei wird der Anstieg von Ids(Vds) schwächer und folgt einem
parabolischen Verhalten. Bei Vds = Vds,sat wird der Kanal drainseitig
vollständig abgeschnürt („pinch-off“) und der Drainstrom des Langka-
naltransistors erreicht sein Maximum. Mit weiterer Erhöhung von Vds
wandert der Abschnürpunkt in Richtung Source. Dabei bleibt das Po-
tential am Abschnürpunkt konstant und Ids nimmt praktisch nicht wei-
ter zu (Sättigungsbereich). Mit der Verschiebung des Abschnürpunkts
geht allerdings auch eine Verkürzung der elektrisch effektiven Kanal-
länge Leff einher. Dies spielt vor allem bei kleinen Kanallängen eine
wichtige Rolle, bei denen der Drainstrom jenseits von Vds,sat nicht kon-
stant bleibt, sondern linear ansteigt. Die in Abb. 2.2b skizzierte Aus-
gangskennlinie eines Langkanaltransistors zeigt leichte Anzeichen die-
ses Verhaltens. Weitere Details und tiefergehende Beschreibungen zu
Physik und Schaltverhalten von Transistoren finden sich zum Beispiel
in [30] oder [31]. Banddiagramme für verschiedene Spannungsfälle im
vertikalen Schnitt durch die MOS Struktur sind in Anhang A.1 darge-
stellt.
Die folgenden elektrischen Kenngrößen eignen sich sehr gut, um das
Schaltverhalten eines Transistors durch wenige Parameter zu beschrei-
ben. Dabei gelten die hier gegebenen mathematischen Beschreibungen
im Fall eines Langkanaltransistors. Für kurze Kanallängen sind die
Formeln entsprechend anzupassen.
• Im Unterschwellstrombereich, in dem sich die MOS-Struktur
in schwacher Inversion befindet, steigt der Source-Drain-
Strom Ids exponentiell an. Dieses Verhalten wird durch die
Unterschwellstrom-Kennzahl „subthreshold swing“ oder auch
„slope“ S beschrieben, welche den Anstieg von Ids(Vgs) in Milli-
volt pro Dekade Strom angibt:
S = dVgsd log10Ids




























































Abbildung 2.2: Übertragungskennlinie eines Langkanal- nMOSFETs:
a) Ids(Vgs) Transferkennlinien in logarithmischer und
linearer Darstellung, b) Ids(Vds) Ausgangskennlinie
mit leichtem Anzeichen einer Kanallängenmodulation,
da Ids oberhalb von Vds,sat noch schwach linear an-
steigt. Der Sättigungsstrom Ids,sat wird üblicherweise
bei Vds = Vdd abgelesen.
Cox und CRLZ sind die Kapazitäten des Gateoxids und der Raum-
ladungszone (RLZ) im Substrat. Mit der Temperatur T und der





Je steiler der Verlauf von Ids(Vgs) im Unterschwellbereich ist, de-
sto besser lässt sich der Transistor abschalten. Bei T = 300 K be-
trägt φt ≈ 26 mV. Im Idealfall ist CRLZ/Cox ≈ 0, sodass sich bei
Raumtemperatur ein maximaler Anstieg von S ≈ 26 mV · ln 10 =
60 mV/Dekade ergibt.
• Die Einsatzspannung Vth ist die Gate-Source-Spannung Vgs, bei
der sich ein Inversionskanal bildet und der Transistorstrom mit
steigender Gate-Source-Spannung rapide ansteigt. Dieser Punkt
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ist erreicht, wenn die feldinduzierte Ladungsträgerkonzentration
im Kanalbereich n(x = 0) gleich der Substratdotierung NS ist
und beginnt, diese zu überschreiten. Dies ist bei einer Bandverbie-
gung von qΨs = 2qΨB = 2(εi − εf) der Fall [30], wobei εi das int-
rinsische und εf das tatsächliche Ferminiveau sind. Inversion setzt
damit ein, wenn am nFET das Valenzband an der Grenzfläche un-
gefähr auf die Höhe des Ferminiveaus εF im Substrat verschoben
ist. Da die Bandverbiegung nicht direkt über elektrische Messun-
gen zugänglich ist, haben sich in der Praxis verschiedene Ver-
fahren durchgesetzt, welche diesem Operationsbereich nahe kom-
men. In dieser Arbeit kamen hauptsächlich zwei weit verbreitete
Methoden zur Vth- Bestimmung zum Einsatz: Bei der Konstant-
strommethode ist Vth = Vgs, wenn Ids = IVth · W/L. Dabei ent-
spricht IVth einem zuvor festgelegten Stromwertkriterium. Bei der
Methode der linearen Extrapolation wird im Steigungsmaximum
eine Tangente an Ids(Vgs) angelegt, deren Schnittpunkt mit der x-
Achse die Einsatzspannung darstellt 1. Zwischen beiden Verfahren
kann ein systematischer Versatz bestehen (≤ 100 mV). Relative
Vth- Unterschiede an verschiedenen Transistortypen werden aber
mit den unterschiedlichen Methoden weitestgehend gleich ermit-
telt (≤ 10 mV).
• Die äquivalente Oxiddicke EOT entspricht der Schichtdicke, die
benötigt würde, um das Dielektrikum des Gateoxids bei gleicher
Kapazität vollständig durch SiO2 zu ersetzen. Sie bestimmt sich
über die Formel EOT = (εSiO2 · dox)/εr, wobei dox die Dicke und
εr die relative Permittivität des Gateoxids sind.
• Der Transferleitwert gm = ∂Ids/∂Vgs |Vds=const. entspricht der
Steilheit der Transferkennlinie und gibt ein Maß für die Kontrolle
über den Transistorkanal.
• Der Drainleitwert gd = ∂Ids/∂Vds |Vgs=const. beschreibt das Aus-
gangsverhalten des Transistors für ein gegebenes Vgs.
1Das beschriebene Verfahren gilt für den linearen Operationsbereich (kleine
Vds). Im Sättigungsbereich ergibt sich Vth aus dem Schnittpunkt der Tangente an√
Ids(Vgs) mit der x-Achse.
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• Ids,lin als Drainstrom Ids im linearen Operationsbereich bei Vgs =
Vdd und Vds = Vd,lin. Im linearen und parabolischen Arbeitsbe-
reich lässt sich der Drainstrom ausdrücken als
Ids = µeffC ′ox
W
L










wobei β = µeffC ′oxW/L als Verstärkungsfaktor des Transistors be-
zeichnet wird. In obigen Drainstromgleichungen wurde der Sub-
stratsteuereffekt vernachlässigt (Vbs = 0). Für sehr kleine Vds
verliert der hintere Term (−1/2V 2ds) an Bedeutung, sodass Ids(Vds)
einen linearen Anstieg aufweist.
• Ids,sat als Drainstrom im Sättigungsbereich. Die Parabelgleichung
(2.4) erreicht bei Vds = Vgs − Vth ihr Maximum. Der Sättigungs-
strom beträgt dabei
Ids,sat = β(Vgs − Vth)2 . (2.5)
In dieser Arbeit wird Ids,sat bei Vgs = Vdd und Vds = Vdd gemes-
sen.
• Ids,off als Drainreststrom des Transistors im Aus-Zustand, wel-
cher im Unterschwellstrombereich der Kennlinie liegt. Die Mes-
sung erfolgt typischerweise bei Vgs = 0 V und mit Vds = Vdd. Im
Unterschwellstrombereich kann der Drainstrom näherungsweise
















Zu diesem rein thermischen Reststrom kommen in der Praxis
noch parasitäre Ströme wie Gate- und Anschlussleckströme an
Source und Drain hinzu.
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Für die in dieser Arbeit untersuchten nMOSFETs gilt Vss = 0 V, Vdd =
1 V und Vd,lin = 50 mV; für die pFETs gelten die analogen negative
Werte: Vss = 0 V, Vdd = −1 V und Vd,lin = −50 mV. Dabei wird das
Substrat stets auf das Sourcepotential gelegt (Vbs = 0 V).
2.1.2 Technologische Hebel zur Kurzkanalkontrolle
Bei kleinen Kanallängen L treten zunehmend Abweichungen vom idea-
len Langkanal- Schaltverhalten auf, welche eine Beherrschung des Tran-
sistors erschweren und unter dem Begriff der Kurzkanaleffekte zusam-
mengefasst werden. So können z.B. die Raumladungszonen, die sich
natürlicherweise an den Übergängen zwischen den Source- bzw. Drain-
gebieten und dem Substrat bilden, bereits zu signifikanten Verkürzun-
gen der effektiven Kanallänge führen. Um dem entgegen zu wirken,
kommen die bereits erwähnten Halo-Implantationen zum Einsatz, die
die Raumladungszonen kanalseitig auf ein Minimum reduzieren und
so einen abrupten Übergang zwischen beiden Gebieten erzeugen. Bei
sehr kurzen Transistoren wird die Kanalladung stark durch das Drain-
feld beeinflusst. Eine hohe Drainspannung führt dann zur Reduktion
der Barriere zwischen Source und Drain (Drain Induced Barrier Lo-
wering, DIBL). Durch diesen Effekt verringert sich zum einen die Ein-
satzspannung des Transistors, zum anderen verliert das Gate einen Teil
der Kontrolle über die Kanalladung. Dem kann durch eine angepasste
Halo- bzw. Kanalimplantation entgegen gewirkt werden. Dies führt in
den Kurzkanaltransistoren aber zu einer höheren Kapazität der Raum-
ladungszone CRLZ und damit zu einer schlechteren Kanalkontrolle und
höheren Unterschwellstrom-Kennzahl S. Bei weiterer Gatelängenskalie-
rung muss daher, um die Kontrolle über die Kanalladung zu behalten,
die Kapazität Cox zwischen Gate und Substrat erhöht werden. Dies ge-
schah in der Vergangenheit durch eine Reduktion der Dicke der SiO2
Oxidschicht. Mit Unterschreiten der 3 nm-Grenze nahmen jedoch die
Leckströme zwischen Gate und Substrat aufgrund von Tunnelprozes-
sen massiv zu [32], sodass SiO2 nach längerer Entwicklungsphase durch
Hafnium-basierte Oxide (HfOx) abgelöst wurde [33,34]. Diese ermögli-
chen durch ihre hohe Permittivität („high-k“) die Verwendung höherer
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physikalischer Schichtdicken bei gleichem EOT, sodass die Leckströ-
me drastisch reduziert werden konnten. Die gleichzeitige Verwendung
von metallischen Gateelektroden („Metal Gate“) verhindert Kapazi-
tätsverluste durch Verarmungseffekte im hoch dotierten Poly-Si-Gate.
Die aufgezählten Hebel, die zur technischen Realisierung heutiger Tran-
sistoren unabdingbar geworden sind, haben jedoch den Nachteil, die
Beweglichkeit der Ladungsträger im Transistorkanal zu reduzieren. Ei-
nerseits erhöhen Halo-Implantationen die Substratdotierung und damit
die Streuung der Ladungsträger, was die Beweglichkeit herabsetzt. Da
die Halo-Implantation im Anschlussbereich des Kanals ihr Intensitäts-
maximum hat, wirkt sich dieser Effekt umso stärker aus, je kürzer L ist.
Die Verringerung der Schichtdicke des Gateoxids andererseits führt zu
immer stärkeren vertikalen Feldern, wodurch der Transistorkanal nä-
her an die Gateoxid- Grenzfläche gezogen wird. Typischerweise befin-
det sich unter dem HfOx zwar eine dünne Lage aus SiO2 zur Reduktion
von Defekten an der Grenzfläche zum Inversionskanal im Si. Dennoch
kommt es durch die Erhöhung der vertikalen Felder zur vermehrten
Streuung an Oberflächendefekten sowie an entfernten Coulombstreu-
zentren im Hf-basierten Gatedielektrikum. Durch die daraus folgen-
de Beweglichkeitsreduktion erhöhen sich Widerstand, Stromverbrauch
und Schaltzeiten der Transistoren. Eine Möglichkeit, diesen Effekten
entgegenzuwirken und die Beweglichkeit wieder anzuheben, bietet die
Anwendung von Verspannungstechniken, die das Kristallgitter im Ka-
nalbereich zug- (nFET) bzw. druckverspannen (pFET). Im Fall des
pFETs eignet sich darüber hinaus die Verwendung von SiGe als Kanal-
material mit intrinsisch höherer Löcherbeweglichkeit. Eine detailliertere
Diskussion der Methoden zur Steigerung der Ladungsträgerbeweglich-
keit findet sich in Abschn. 2.1.3 d).
2.1.3 Ladungsträgerbeweglichkeit
Unter dem Einfluss eines elektrischen Feldes E werden freie Ladungs-
träger in einem elektrisch leitenden Medium beschleunigt. Dieser Vor-
gang wird durch verschiedene Streuprozesse limitiert, wodurch die La-
dungsträger nach einer mittleren Streuzeit τ abgebremst werden, um
12
2.1 Planare Feldeffekt-Transistoren
dann erneut zu beschleunigen. Es stellt sich somit eine effektive Drift-
geschwindigkeit
veff = µE (2.7)
ein. Die Proportionalitätskonstante µ wird Ladungsträgerbeweglichkeit
genannt. Sie steht mit der Zeit τ , die im Mittel zwischen zwei Streupro-





in Zusammenhang. Im Allgemeinen können Ladungsträger einer be-
stimmten Energie verschiedenen Streuprozessen unterliegen, wobei für
einen speziellen Streuprozess die Streuzeit τi von der kinetischen Ener-
gie ε der Ladungsträger abhängig sein kann: τi = τi(ε). Dies ist zum
Beispiel bei der Coulombstreuung an geladenen Störstellen der Fall.
Überlagern sich verschiedene Streuprozesse, setzt sich die resultierende









zusammen. Bei einem System, in dem nur ein Subband besetzt ist, kann










Streng genommen gilt obige Gleichung nur für Ladungsträger einer be-
stimmten Energie. In realen Systemen entspricht dies dem Grenzfall
kBT  εF − ε0, für schwach veränderliche τi(ε). Hierbei sind εF und
ε0 die Fermienergie und das energetische Bandminimum. Diese verein-
fachende Betrachtung ist im Inversionskanal eines MOSFETs zumeist
gültig. In einem späteren Abschnitt wird auf den allgemeineren Fall für
eine nicht zu vernachlässigende Energieverteilung der zum Stromtrans-
port beitragenden Ladungsträger näher eingegangen.
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Im Inversionskanal des MOSFETs wird die Beweglichkeit durch zu-
sätzliche Streumechanismen begrenzt, weshalb hier kleinere Werte als
in moderat dotierten Silizium- Volumenkristallen erreicht werden. Sab-
nis und Clemens [35] fanden eine universale Beziehung zwischen der
Beweglichkeit und dem effektiven vertikalen Feld Eeff,vert eines Tran-
sistors. Eeff,vert bezeichnet hier das vertikale Feld, dass im Bereich des
MOSFET-Kanals herrscht und durch Anlegen einer Spannung zwischen
Gate und Substrat hervorgerufen wird. Der Zusammenhang zwischen
Feld und Beweglichkeit wurde von Takagi et al. eingehend charak-
terisiert [16]. Durch die Variation von Eeff,vert wird die Inversionsla-
dungsträgerdichte im MOSFET-Kanal moduliert. So herrscht bei nied-
rigen vertikalen Feldern unterhalb der Einsatzspannung Vth eine gerin-
ge Ladungsträgerdichte im Kanal und die Coulomb-Streuung an Do-
tierstoffatomen und Gitterdefekten dominiert. Mit wachsendem Feld
nimmt die Ladungsträgerkonzentration zu. Dies führt zu einer besse-
ren Abschirmung von Streuzentren durch mobile Ladungsträger. Der
Einfluss der Coulombstreuung nimmt ab und die Beweglichkeit zu,
vgl. „Coulomb-Beitrag“ in Abb. 2.3. Bei sehr hohen Feldern in star-
ker Inversion wird der Kanal mit steigendem Feld immer näher an
die Grenzfläche zum Gateoxid gezogen, wodurch sich die Beweglichkeit
aufgrund zunehmender Streubeiträge vermindert, siehe „Grenzflächen-
Streuungsbeitrag“ in Abb. 2.3. Auch wenn nicht alle hierbei betei-
ligten Mechanismen vollständig verstanden sind, wird maßgeblich die
Streuung durch Oberflächenrauigkeit und die indirekte Streuung durch
Ladungen im Gateoxid („remote Coulomb scattering“) für die Re-
duktion der Beweglichkeit verantwortlich gemacht [36, 37]. Sämtliche
Streubeiträge, die durch die Nähe des Elektronenkanals zur Gateoxid-
Grenzfläche zustande kommen, werden in dieser Arbeit unter dem Be-
griff Grenzflächenstreuung („surface scattering“) zusammengefasst. Der
Bereich zwischen den Regimen von Coulomb- und Grenzflächenstreu-
ung wird von Phononenstreuung dominiert und ist daher stark tempe-
raturabhängig. Der aus den verschiedenen Beiträgen resultierende Ver-













wobei die Einzelbeiträge aus theoretischen Überlegungen berechnet
werden können. Aus (2.11) wird ersichtlich, dass der Streumechanismus















Abbildung 2.3: Kanalbeweglichkeit als Funktion des vertikalen elektri-
schen Feldes, nach [16]. Die Streumechanismen, welche
die Beweglichkeit limitieren, folgen Exponentialgeset-
zen und können daher in der doppelt logarithmischen
Darstellung als Geraden skizziert werden. Der Anteil
an Phononenstreuung lässt sich über die Temperatur
verändern. Bei Variation von Eeff,vert wird gleichzeitig




a) Zusammenhang verschiedener Beweglichkeitsbegriffe
In der Literatur wird je nach verwendeter Messmethode zwischen ver-
schiedenen Arten von Beweglichkeit unterschieden [38]:
• Die „mikroskopische Beweglichkeit“ µ(ε) ist eine theoretische Grö-
ße, die die Beweglichkeit einzelner Ladungsträger in ihrem jewei-
ligen Band mit ihrer individuellen Energie ε beschreibt. Sie geht
nach Cohen et al. [39] in die mikroskopische Leitfähigkeit σ(ε)
ein, aus welcher durch Integration über alle Energien letztlich die
makroskopischen, messbaren Größen Leitfähigkeit σ und Beweg-
lichkeit µ berechnet werden können.
• Die „Driftbeweglichkeit“ µ0 bezeichnet die makroskopische, mess-
bare Beweglichkeit der Ladungsträger im Material. Sie ist defi-
niert als die Proportionalitätskonstante zwischen einem angeleg-
ten elektrischen Feld E und der daraus resultierenden effektiven
Ladungsträgergeschwindigkeit v gemäß v = µE. Die Leitfähigkeit
einer Halbleiterprobe ist σ = q(µnn + µpp), wobei n und p die
Elektronen- und Löcherkonzentrationen und µn bzw. µp die zu-
gehörigen Beweglichkeiten sind. Herrscht eine Ladungsträgersor-
te vor, kann die Driftbeweglichkeit der Majoritätsladungsträger
über die Messung von Leitfähigkeit und Ladungsträgerkonzentra-
tion bestimmt werden. Im Fall eines p-dotierten Halbleiters mit
p  n ergibt sich so µp = σ/(qp). Die Beweglichkeit der Mino-
ritätsladungsträger im Volumenmaterial wird üblicherweise über
Laufzeitmessungen („Time-of-flight, TOF“) zwischen zwei Kon-
takten bestimmt, wobei an einem Kontakt Minoritätsladungsträ-
ger durch einen Spannungspuls injiziert und an dem anderen über
ein angelegtes elektrisches Feld wieder extrahiert werden. Aus der
Kontaktdistanz x, der Laufzeit t und dem angelegten Feld E kann
dann die Beweglichkeit mittels µ = v/E = x/(tE) bestimmt wer-
den.
• Die „effektive Beweglichkeit“ µeff beschreibt die Driftbeweglich-
keit der Minoritätsladungsträger im MOSFET-Kanal. Sie ist
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vom theoretischen Aspekt ähnlich der Driftbeweglichkeit im Vo-
lumenmaterial, unterliegt aber bedingt durch den Probenauf-
bau zusätzlichen Streumechanismen wie z. B. der Oberflächen-
Rauigkeitsstreuung bei hohen vertikalen Feldern. Ihre Bestim-
mung erfolgt über das sogenannte „Split-CV-Verfahren“ (Kap.
3.1.2), bei dem die Beweglichkeit über Strom-/Spannungs- und
Kapazitäts-/Spannungsmessungen ermittelt wird. In Arbeiten,
die sich ausschließlich mit Transistoren beschäftigen, werden
die Begriffe „effektive Beweglichkeit“ und „Driftbeweglichkeit“
oft synonym verwendet, da eine Abgrenzung zur Beweglichkeit
im Volumenmaterial meist nicht Gegenstand der Diskussion ist.
Auch in der vorliegenden Arbeit wird zwischen beiden Begriffen
nicht unterschieden. Sollte einmal die reine Driftbeweglichkeit im
Volumenkristall gemeint sein, wird dies explizit erwähnt.
• Die „Feldeffektbeweglichkeit“ µFE (Kap. 3.1.1) stellt eine sehr
grobe Abschätzung der Driftbeweglichkeit dar, welche unter ver-
einfachenden Annahmen mit einem schnellen, leicht durchzufüh-
renden Messverfahren ermittelt werden kann. Sie wird aufgrund
der einfachen Anwendbarkeit in der Halbleiterfertigung meist als
Indikatorgröße für die Beweglichkeit verwendet.
• Die „Hallbeweglichkeit“ µHall wird über eine Messung der Hall-
spannung bestimmt, welche sich bei einem stromdurchflossenen
Leiter im Magnetfeld einstellt. Hierfür muss die Probengeome-
trie im Allgemeinen der Forderung L  W genügen. Die Hall-
beweglichkeit hängt mit der Driftbeweglichkeit über den Hall-
Streufaktor rH zusammen.
• Die „Magnetowiderstandsbeweglichkeit“ µMR wird über eine Mes-
sung des geometrischen Widerstandseffekts unter Einfluss eines
Magnetfelds bestimmt. Im Gegensatz zur Hallmessung müssen die
Proben im Allgemeinen dem hierfür notwendigen geometrischen
Limit L  W genügen. Die Magnetowiderstandsbeweglichkeit
hängt, analog zur Hallbeweglichkeit, mit der Driftbeweglichkeit
über den Magnetowiderstands- Streufaktor rMR zusammen.
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Im Folgenden wird näher auf den Zusammenhang zwischen Drift-,
Hall- und Magnetowiderstandsbeweglichkeit eingegangen. Die grundle-
genden Unterschiede lassen sich dabei ohne Beschränkung der Allge-
meinheit bereits an einem System mit freien Ladungsträgern aus ei-
nem Band mit der gleichen effektiven Masse ableiten. Tragen mehrere
Bänder zum Stromfluss bei, müssen die einzelnen Leitfähigkeiten un-
ter Berücksichtigung der jeweiligen effektiven Massen über alle Bänder
aufsummiert werden. Außerdem wurde bisher angenommen, dass nur
Ladungsträger um ε ≈ εF zum Stromtransport beitragen. Die folgen-
de Betrachtung berücksichtigt daher den allgemeineren Fall, dass die
einzelnen Streuprozesse energieabhängig sein können.
b) Situation ohne Magnetfeld: die Driftbeweglichkeit
Die makroskopische Leitfähigkeit eines elektronischen Systems ergibt
sich nach [39] im Fall eines zum Stromtransport beitragenden Subbands











wobei σ(ε) die mikroskopische Leitfähigkeit und ε die kinetische Energie
bezogen auf das energetische Bandminimum ε0 darstellen. Letzteres
entspricht für Elektronenleitung dem Minimum des Leitungsbands und
für Löcherleitung dem Maximum des Valenzbands,
f(ε) =
1
1 + e(ε−εF)/kBT (2.13)
ist die Fermi-Dirac-Funktion. Um die makroskopische Leitfähigkeit zu
erhalten, werden also die Leitfähigkeiten σ(ε) aller Ladungsträger ei-
ner bestimmten Energie durch das Integral über alle Energien aufsum-
miert, wobei die partielle Ableitung ∂f(ε)/∂ε der Fermiverteilung die
Ladungsträger herausfiltert, die sich energetisch um den Bereich der
Fermienergie εF befinden und tatsächlich zur Leitung beitragen kön-
nen [40]. Nur in diesem Energiebereich gibt es sowohl eine ausreichende
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Anzahl an Ladungsträgern, als auch eine ausreichende Anzahl an unbe-
setzten Zuständen, welche als Endzustände der elastischen Streuprozes-
se notwendig sind. Würden mehrere Bänder zum Stromfluss beitragen,
wäre diese Integration für jedes Band durchzuführen und σ0 ergäbe sich
durch Summation über alle Bänder. Die mikroskopische Leitfähigkeit
bei einer bestimmten Energie ε ist [41]
σ(ε) = qεµ(ε)N(ε) , (2.14)
wobei µ(ε) die mikroskopische Beweglichkeitsfunktion und N(ε) die Zu-
standsdichte sind. N(ε) gibt die Anzahl der Zustände pro Energie- und












Die makroskopische Leitfähigkeit σ0 entspricht dem Inversen des spe-
zifischen Widerstands ρ0 = 1/σ0 und hängt über
σ0 = qNsµ0 (2.16)
mit der makroskopischen Driftbeweglichkeit µ0 zusammen. Ns ist
die Dichte der gesamten im Band befindlichen Ladungsträger Ns =∫ +∞
0 N(ε)f(ε) dε. Im MOSFET-Kanal entspricht Ns der Inversionsla-
dungsträgerdichte. Für die makroskopische Driftbeweglichkeit µ0 ergibt













Die Stromdichte kann nun über j = σ0E = qNsµ0E berechnet werden.
Drückt man die Beweglichkeit über die mittlere Streuzeit τ und die










Die Klammer 〈...〉 repräsentiert hierbei die Mittelung der durchschnitt-
lichen Streuzeiten über die Energien der zum Stromtransport beitra-







(ε− εF)dε . (2.19)
c) Situation mit Magnetfeld: Hall- und
Magnetowiderstandsbeweglichkeit
Ein Ladungsträger mit einer Geschwindigkeit ~v in der x/y-Ebene wird
im Vakuum unter einem Magnetfeld in z-Richtung ~B = ~Bz durch die
Lorentzkraft
~F = q(~v × ~B) . (2.20)
auf eine Kreisbahn gezwungen. Legt man nun in x-Richtung zusätzlich





durch die sich das Führungszentrum der Gyrationsbewegung mit ~vdrift
senkrecht zu ~E und ~B bewegt. Das Teilchen weicht somit auf einer
spiralförmigen Trajektorie in y-Richtung aus, während im Mittel keine
Strecke in x-Richtung zurückgelegt wird [42]. Im Festkörper dagegen
wird diese Spiralbewegung aufgrund von Streuungseffekten immer wie-
der unterbrochen, wobei das Teilchen seine kinetische Energie an das
Gitter abgibt. Danach wird es erneut durch das E-Feld in x-Richtung
beschleunigt, während es gleichzeitig durch die Lorentzkraft bis zum
nächsten Streuereignis eine immer engere Kreisbahn beschreibt. Da die-
se Kreisbewegung jedoch nie vollendet wird, bevor ein erneutes Streuer-
eignis auftritt, ergibt sich im Mittel eine Bewegungskomponente in x-
Richtung. Der Winkel zwischen angelegtem E-Feld und gemittelter Be-
wegungsrichtung heißt Hall-Winkel θ [43].
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Da das Verhalten des Stromflusses unter Einwirkung eines vertikalen
Magnetfelds nicht mehr als eindimensionales Problem betrachtet wer-
den kann, wird für die Stromdichte ~j = σ ~E der Leitfähigkeitstensor σ







1 + µ2B2 (2.22)
ergibt, wobei die hierin enthaltene Beweglichkeit µ im Allgemeinen un-
gleich der Driftbeweglichkeit ist. Die Driftbeweglichkeit geht allerdings
über σ0 = Nsqµ0 in den Tensor ein. Die Komponenten der Stromdichte
~j sind
jx = σxx(B)Ex + σxy(B)Ey
jy = σyx(B)Ex + σyy(B)Ey ,
(2.23)
wobei Ex und Ey die Komponenten des elektrischen Feldes in x- bzw.
y-Richtung sind. Hier gibt es zwei wichtige geometrische Grenzfälle,
welche sich aus der endlichen Probengeometrie für reale Messungen
ergeben:
Im Falle einer langen, aber schmalen Probe (L  W , Abb. 2.4a))
führt die Ladungsverschiebung zum Aufbau eines elektrischen Feldes
Ey und damit der Hallspannung VH, bis das Hallfeld die Lorentzkraft
kompensiert und der Stromfluss in y-Richtung schließlich zum Erliegen
kommt. Für den Hallwinkel gilt [45]
tan θ = Ey
Ex
= µB . (2.24)
Die so bestimmte Beweglichkeit wird Hallbeweglichkeit genannt,
µ = µHall. Da jy = 0 gilt Ey = µBEx. Daraus folgt, dass Ex = jx/σ0
ist. Die Stromdichte jx verliert somit ihre Magnetfeldabhängigkeit. An










Abbildung 2.4: Probengeometrien: a) Hallprobe: L  W , b) Ma-
gnetowiderstandsprobe: L  W , c) Corbino-Scheibe:
L/W = 0
Im entgegengesetzten Grenzfall einer kurzen, aber sehr breiten Probe
(L  W , Abb. 2.4b)) kann sich hingegen das Hallfeld nicht aufbau-
en, da die Hallspannung über die Anschlusskontakte kurzgeschlossen
wird. Das Extrem dieser geometrischen Konfiguration ist die sogenann-
te Corbino-Scheibe (Abb. 2.4c), bei der der Strom von einem punktför-
migen Mittelkontakt zu einem ringförmig umgebenden Außenkontakt
fließt. Unter solchen Umständen kann die Lorentzkraft die Ladungsträ-
ger ungehindert ablenken und die Ladungsträger legen einen größeren
Weg zurück, als dies ohne Einwirkung eines magnetischen Feldes der
Fall wäre. Die dadurch eintretende Erhöhung des Zweipunkt- Probenwi-
derstands wird geometrischer Magnetowiderstandseffekt genannt. Aus
Ey = 0 ergibt sich jx = σxxEx und damit
jx = σ0Ex/(1 + µ2B2) , (2.25)
wobei die so erhaltene Beweglichkeit die Magnetowiderstandsbeweg-
lichkeit µ = µMR ist.
Durch unterschiedliche Messverfahren am gleichen Materialsystem
erhält man also grundsätzlich verschiedene Beweglichkeitswerte. Wenn
eine energetische Verteilung der zum Stromtransport beitragenden La-
dungsträger berücksichtigt werden muss, ergeben sich für die Beweg-

















































Die verschiedenen, methodisch unterschiedlichen Beweglichkeiten las-
sen sich zueinander in Beziehung setzen. In der Praxis geschieht dies
durch Verhältnisbildung von µHall bzw. µMR zu µDrift. Die Propor-



















wobei rMR den Magnetowiderstands-Streufaktor bezeichnet. Falls τ
nicht von der Energie abhängt, gilt 〈τ〉 = τ , 〈τ2〉 = τ2 und 〈τ3〉 = τ3,
sodass µDrift = µHall = µMR. Dies ist zum Beispiel der Fall, wenn
die beteiligten Streuprozesse nicht energieabhängig sind. Für energie-
abhängige Streuprozesse wie z. B. der Coulombstreuung gleichen sich
die unterschiedlichen Beweglichkeiten bei tiefen Temperaturen einan-
der an, da hier praktisch nur eine einzige Energie – die Fermienergie εF
– relevant ist. Wenn die Energie aller an der elektrischen Leitung betei-
ligten Ladungsträger nahe εF liegt, ist τ(ε) ≈ τ(εF) = konst. Während
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die genauen Formeln zur Berechnung der einzelnen Streumechanismen
sehr kompliziert sind, lassen sich die Abhängigkeiten in erster Nähe-
rung mit einem exponentiellen Ansatz der Form µ(ε) ∼ τ(ε) ∼ εη gut
beschreiben. Der Exponent η ist dabei charakteristisch für die jeweilige
Art der Streuung. Abb. 2.5 zeigt die Beziehung, die sich zwischen dem
Energieexponent η und den Streufaktoren rH und rMR ergibt. Im Fall
vollständiger Energieunabhängigkeit der Streuprozesse gilt η = 0 und
somit µMR = µHall = µeff . Dies führt in Abb. 2.5 zum Schnittpunkt der



































Abbildung 2.5: Zusammenhang der Streufaktoren rH und rMR mit
dem Energieexponent η im Ansatz µ(ε) ∼ εη für den
Fall eines einzelnen beitragenden Subbands, Ninv =
1012 cm−2, T = 300 K. Nach [44], [46] und [47].
d) Ladungsträgerbeweglichkeit und Kanalverspannung
Die fortschreitende Transistorskalierung führt zur Verwendung immer
höherer vertikaler Felder, um die immer stärker werdenden Kurzka-
naleffekte zu begrenzen und so die Kontrolle über den Kanal zu er-
halten. Aus dem universalen Zusammenhang (Abb. 2.3) wird deutlich,
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dass mit einer Erhöhung der vertikalen Feldstärke eine Reduktion der
Beweglichkeit verbunden ist. Hinzu kommt eine Steigerung der Sub-
stratdotierung, vor allem aufgrund der sich anteilig auf den gesamten
Kanal immer stärker auswirkenden Halo-Implantation, wodurch eben-
falls die Streuung erhöht und die Beweglichkeit reduziert wird. Eine
Übersicht über die Abnahme der Beweglichkeit von planaren Stan-
dardtransistoren über mehrere Generationen bis zu Gatelängen von
L = 45 nm gibt [17]. Aufgrund dieser Entwicklung ist die Ladungs-
trägerbeweglichkeit eine zunehmend kritische Größe geworden, die sich
limitierend auf Leistungsparameter wie Stromverbrauch und Schaltzei-
ten auswirkt. Einen – zumindest teilweisen – Ausweg aus dieser Si-
tuation bietet die Möglichkeit, die Ladungsträgerbeweglichkeit durch
integrative Maßnahmen zu erhöhen und so den universalen Verlauf „zu
verlassen“. Zum einen kann dies durch die Verwendung von Materia-
lien mit höherer intrinsischer Beweglichkeit geschehen. So wird z. B.
durch die Verwendung von Germaniumanteilen im pFET-Kanal (chan-
nel Silicon-Germanium, cSiGe) die Löcherbeweglichkeit gesteigert [48].
Zum anderen lässt sich die Beweglichkeit durch eine mechanische Ver-
spannung des Transistorkanals erhöhen. Eine tensile (Zug-) Verspan-
nung erhöht die Elektronenbeweglichkeit, während kompressive (Druck-
) Verspannung die Löcherbeweglichkeit steigert. Im Material bewirkt
die Verspannung eine Deformation des Kristallgitters. Dadurch ändern
die Bandverläufe ε(κ) im reziproken Raum [49] ihre Krümmung, zu







invers proportional in Beziehung stehen [50]. Diese hängen wiederum
über µ = qτ/m∗ (2.8) mit der Beweglichkeit zusammen, sodass ei-
ne Reduktion der effektiven Masse zur Beweglichkeitssteigerung führt.
Darüber hinaus führt eine asymmetrische, also uni- oder biaxiale Ver-
spannung zur Aufhebung der Kristallsymmetrie im k- Raum und damit
zur Aufhebung der Entartung. Die zur Leitung beitragenden Energie-
niveaus werden energetisch aufgespalten (Abb. 2.6), wodurch Streu-



























Abbildung 2.6: Bandstruktur von Silizium: a) für drei ausgewählte
Richtungen im reziproken Raum im unverspannten Fall,
b) Schematische Entwicklung der Energieniveaus am
Valenzbandmaximum εv(Γ) am Γ- Punkt und des Lei-
tungsbandminimums εc(∆) in ∆- Richtung unter Ver-
spannung. Für Details zur Indizierung von Kristallrich-
tungen und der Bändertheorie siehe z. B. [49].
mittleren Streuzeiten τ trägt ebenfalls zur Steigerung der Beweglichkeit
bei. Allem voran sei hier die Phononenstreuung erwähnt, welche neben
der Reduktion der effektiven Masse einen Hauptteil an der Beweglich-
keitssteigerung trägt [51]. Aber auch andere Streumechanismen, wie
die Coulomb-, oder Grenzflächenstreuung reagieren auf Gitterverspan-
nung [52,53]. Die detaillierte Theorie zum Einfluss verschieden gearteter
Gitterverspannungen auf die Bänder im Silizium, verschiedene an der
Leitung beteiligter effektiver Massen und unterschiedliche Streumecha-
nismen ist sehr umfangreich und kann im Rahmen dieser Arbeit nicht
behandelt werden. Eine sehr gute Einführung zum Thema Gitterver-
spannung und Beweglichkeit gibt z. B. [54].
In der hier untersuchten Transistor-Technologie wird die Gitterver-
spannung in den jeweiligen Gebieten durch die Verwendung von Deck-
schichten aus Siliziumnitrid über den Transistorgates erzeugt. Je nach
Wahl der Prozessbedingungen entstehen SixNy- Schichten die sich aus-
dehnen oder zusammenziehen, wodurch im Kanal eine kompressive
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bzw. tensile Verspannung hervorgerufen wird. Die Deckschichten wer-
den in dieser Arbeit gemäß der durch sie hervorgerufenen Kanalver-
spannung mit TPEN („Tensile Plasma Enhanced Nitride“, Deckschicht
mit tensiler Kanalverspannung) bzw. CPEN („Compressive Plasma En-
hanced Nitride“, Deckschicht mit kompressiver Kanalverspannung) ge-
kennzeichnet. Mit diesen Schichten können sehr hohe intrinsische Ver-
spannungswerte im Bereich von +1, 5 GPa (tensil) und −3, 5 GPa (kom-
pressiv) erreicht werden [55]. Diese Werte gelten für planare Schichten.
Wie stark der tatsächliche Übertrag auf den Transistorkanal ausfällt,
ist stark geometrieabhängig und experimentell nur schwer zugänglich.
Daher werden Abschätzungen über den Verspannungstransfer üblicher-
weise mit Hilfe von Prozesssimulationen durchgeführt. Deckschichten
aus Siliziumnitrid können grundsätzlich auch ohne Verspannung abge-
schieden werden („Neutral Plasma Enhanced Nitride, NPEN“). Mit
fortschreitender Skalierung wird die Verspannungserzeugung mittels
Deckschichten zunehmend schwieriger. Dies liegt daran, dass die immer
kleiner werdenden Abstände zwischen den Transistoren in integrierten
Schaltungen („Pitch“) aufgrund der Kantenbedeckung Grenzen für die
maximalen Schichtdicken setzen. Erschwerend kommt hinzu, dass die
kompressiven Schichten wieder vom nFET, die tensilen wieder vom
pFET entfernt werden müssen, ohne die Transistoren dabei zu schädi-
gen. Die Kantenübergänge zwischen den nFET- und pFET-Bereichen
stellen integrativ eine zusätzliche Herausforderung dar.
Über die Verspannung durch kompressive Deckschichten hinaus kann
die Löcherbeweglichkeit am pFET durch die Verwendung von Germani-
um zusätzlich weiter gesteigert werden. Dies ist insbesondere daher von
Vorteil, als dass die Beweglichkeit der Löcher im Vergleich zu der der
Elektronen deutlich geringer ist. Hierzu werden an den pFET Source-
und Draingebieten Gräben geätzt, in denen man epitaktisch Silizium
mit Germaniumanteilen aufwachsen lässt („embedded SiGe“, eSiGe).
Germanium besitzt die gleiche kristalline Gitterstruktur wie Silizium.
Aufgrund des größeren Atomdurchmessers von Ge ergibt sich in den eSi-
Ge Source- und Draingebieten jedoch eine größere Gitterkonstante. Da
sich der epitaktische Bereich in den umgebenden Si-Kristall einpasst,
wird der Kanalbereich zwischen Source und Drain gequetscht, also kom-
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pressiv verspannt. Des Weiteren ist es möglich, im Kanalbereich eine
dünne Schicht SiGe („c-SiGe“, channel-SiGe) aufzuwachsen. Obwohl
dies der kompressiven Verspannung wieder etwas entgegenwirkt, kann
so für den Kanalbereich von der intrinsisch höheren Löcherbeweglich-
keit in Germanium profitiert werden.
2.2 Silizium-Nanodraht-Transistoren
2.2.1 Aufbau
Innerhalb der NaMLab gGmbH beschäftigt sich eine Kompetenzgrup-
pe unter der Leitung von Walter Weber mit der Untersuchung von
Si-Nanodraht („Silicon Nanowire“, SiNW) Transistoren. Die im Rah-
men dieser Arbeit untersuchten Einzeltransistoren basieren auf einem
„bottom-up“ Fertigungsansatz. Details zu den hierfür entwickelten und
verwendeten Prozessen finden sich in den Referenzen [56] (Wachs-
tum) und [57] (Prozessierung). Im Folgenden wird eine kurze Beschrei-
bung der wichtigsten Herstellungsschritte der hier untersuchten Si-
Nanodraht-Transistoren gegeben. Bei der Probenherstellung wurden
zunächst nominell undotierte SiNW über einen durch Goldpartikel ka-
talysierten „Vapor-Liquid-Solid-“ (VLS) Prozess [58] hergestellt. Die
Nanodrähte wachsen dabei epitaktisch auf Silizium in einer <110>
Achsenorientierung auf, vgl. Abb. 2.7 oben. Im Anschluss erfolgte die
Entfernung der Goldpartikel durch selektive Ätzung mit Flusssäure und
Königswasser. Vor der weiteren Prozessierung wurden die Nanodräh-
te in einem Zwischenschritt in eine Suspension gebracht und auf das
Zielsubstrat transferiert. Dieses weist unter einer 115 nm dicken Schicht
aus SiO2 eine sehr hohe, in einer dünnen Oberflächenschicht entarte-
te, p-Dotierung im Silizium auf. Typischerweise enthalten die so aufge-
brachten Nanodrähte eine native Oxidhülle minderer Qualität. Um eine
geringere Defektdichte zu erreichen, wird diese über eine Flusssäure-
Ätzung entfernt und direkt im Anschluss eine Trockenoxidation bei
875 ◦C für 10 min unter Sauerstoffatmosphäre durchgeführt. Bei die-
sem Prozess bildet sich eine koaxiale Siliziumoxidhülle, wobei intrin-
sisches Silizium des Nanodrahts zugunsten der wachsenden Oxidhülle
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Abbildung 2.7: Wesentliche Eckpunkte der SiNW Prozessierung: a)
Prozessablauf, b) REM- Aufnahme von Nanodrähten
auf ihrem Wachstumssubstrat, c) einzelner Draht vor
Entfernung des Goldpartikels, d) TEM Aufnahmen des
Schottkykontaktbereichs, e) Skizze zum Probenaufbau;
Details zum Wachstum finden sich in [56], zur Silizidie-
rung in [59]. Die Steuerung des Transistors erfolgt über
die Nutzung des Substrats als Rückseitengate.
konsumiert wird. Diese passiviert die Drahtoberfläche stark gegenüber
äußeren Umwelteinflüssen. Bei Wachstum der Oxidhülle bildet sich ei-
ne radiale, kompressive Druckverspannung auf den Kern aus. Raman-
Spektroskopie [60], [61] an Referenzproben mit Bündeln oxidierter Nan-
odrähte ergab einen mittleren kompressiven Verspannungswert von
1, 3 GPa [57, 62]. Die Nanodrähte auf der Probe haben typischerwei-
se 14 nm Si-Kerndurchmesser und eine Oxidhülle mit 8 nm Dicke. Der
Oxidation folgte ein 10 min Temperschritt unter Formiergasatmosphäre
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im Volumenverhältnis von 10 % H2 zu 90 % N2 bei 450 ◦C. Dies dient
dazu, an der Oberfläche gegebenenfalls noch vorhandene, ungesättigte
Si-Bindungen abzusättigen und die Anzahl potentieller Ladungsfallen
zu reduzieren. Über einen Elektronenstrahllithografie-/Lift-off-Prozess
wurden auf der Probe Felder mit Ni-Elektroden strukturiert. Diese bil-
den die Kontaktanschlüsse für Source und Drain und stellen darüber
hinaus ein Ni-Reservoir für den nachfolgenden Silizidierungsschritt bei
450 ◦C zur Verfügung. Dabei diffundiert Ni aus den Kontaktgebieten la-
teral in die Nanodrähte ein und formt eine einkristalline, kubische NiSi2
Phase [59], vgl. Abb. 2.7 Mitte. Die entstehenden Metall-Halbleiter-
Schottkyübergänge sind sehr abrupt und finden teilweise auf atomare
Ebene statt [63], [64]. Die Länge des Kanals, welcher sich zwischen den
beiden Schottkyübergängen befindet, ist dadurch scharf definiert. Sie
betrug beim hier untersuchen Transistor 500 nm, bei einem Durchmes-
ser des Si-Kerns von etwa 14 nm. Das dotierte Siliziumsubstrat wird als
Rückseitengate verwendet. Zur Verbesserung der Schalteigenschaften
könnten nun noch „Top-Gates“ strukturiert werden, welche eine erhöh-
te elektrostatische Kopplung an den Nanodraht, sowie die individuelle
Einstellung der Barrieren an Source und Drain ermöglichten [65, 66].
Dieser Schritt war für die geplanten Untersuchungen jedoch nicht erfor-
derlich und wurde daher weggelassen. Nach Oxidation der Nanodrähte
ergab sich zusammen mit dem Substratoxid eine effektive Gateoxiddi-
cke von insgesamt 123 nm.
2.2.2 Schaltverhalten
a) Grundzüge des Schottky-Feldeffekt-Transistors
Wird ein Metall mit einem Halbleiter in Kontakt gebracht, entsteht ein
sogenannter Schottkyübergang. Dieser weist grundsätzlich eine Strom-
/Spannungscharakteristik ähnlich einem p-n-Übergang auf. Abb. 2.8
illustriert die Entstehung eines solchen Kontakts, wobei hierbei der Ein-
fluss von Grenzflächenzuständen vernachlässigt wird. Sind Metall und
Halbleiter noch weit auseinander, sodass keine elektrische Kopplung
zwischen beiden besteht, ist die Lage der Ferminiveaus durch die Aus-
trittsarbeit des Metalls φM und die Elektronenaffinität des Halbleiters
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χ gegeben (Abb. 2.8a). Die beiden Vakuumniveaus liegen energetisch
auf gleicher Höhe und dienen als Referenz. Werden die Materialien ein-
ander näher gebracht, so gleichen sich die Ferminiveaus an, wobei sich
die Vakuumniveaus gegeneinander verschieben. Durch diesen Prozess
kommt es im Allgemeinen zu einer Bandverbiegung im Halbleiter. Für
die Elektronen im Metall ergibt sich nach Kontakt durch den Abstand
des Ferminiveaus zur Leitungsbandkante im Halbleiter am Übergang
eine Energiebarriere φB der Höhe
φB = φM − χ , (2.31)
die sogenannte Schottkybarriere (Abb. 2.8b). Im Si-Nanodraht-
Transistor existieren zwei solcher Übergänge, einer auf der Sourceseite
und einen an Drain. In den hier untersuchten Transistoren sind das
die Übergänge zwischen dem metallischen, von den Drahtenden zur





















Abbildung 2.8: Formation eines Schottkykontakts ohne externe Span-
nungen und unter Vernachlässigung von Oberflächenzu-
ständen: a) Metall und Halbleiter auf großer Distanz,
b) Metall und Halbleiter in Kontakt; nach [67].
Der Schaltvorgang in konventionellen MOSFETs basiert auf der Er-
zeugung einer Inversionsladung im Kanal, sodass im AN-Zustand kei-
ne Energiebarriere zwischen Source und Drain existiert. Im Gegensatz
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dazu müssen die Ladungsträger in einem SiNW-Schottkytransistor im-
mer eine Barriere überwinden, vgl. Abb. 2.1b mit Abb. 6.10b. Dabei
basiert der Schaltvorgang auf Modulation der Injektionsbarriere durch
Anlegen einer Gatespannung. Hierdurch ändert sich die Fähigkeit, La-
dungsträger durch die Barriere an der Sourceseite vom Metallkontakt
in den Nanodraht zu injizieren [68], welche dann im weiteren Verlauf
nach Drain hin abfließen können. Im Kanal selbst befindet sich die
Region höchster Ladungsträgerdichte – geometrisch bedingt durch das
Rückseitengate – am unteren Rand des Siliziumkerns, siehe [69] für den
Fall der hier untersuchten Transistoren. Bei der Injektion in den Kanal
spielen sowohl die thermionische Emission über, als auch das Tunneln
durch die Schottkybarriere eine wichtige Rolle, siehe Abb. 2.9. Sofern
die Ladungsträger die Barriere alleine aufgrund Ihrer durch die Fermi-
Dirac-Statistik gegebene thermischen Energie überwinden ohne dabei














Abbildung 2.9: Schematisches Banddiagramm eines Schottkykontakts
ohne Grenzflächenladung bei angelegter Spannung Veff .
Auf der Metallseite ist außerdem die Fermi-Dirac-
Verteilung f(ε) der Elektronen skizziert. Verfügen die-
se über eine ausreichende thermische Energie, können
sie die Schottkybarriere ohne weiteres passieren (Pfad
„1“). Elektronen mit geringerer Energie müssen durch
die Barriere tunneln (Pfad „2“).
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Im Fall des Tunnelprozesses wird zwischen direktem Tunneln und
thermisch aktiviertem Tunneln über Phononenabsorption unterschie-
den. Die Form der Elektronenbarriere kann, unter positiver Vorspan-
nung des Halbleiters und in direkter Nähe des Schottkyübergangs, in
erster Näherung durch ein Dreieckspotential beschrieben werden. Die
Löcherbarriere verhält sich bei inverser Spannung analog. In der Reali-
tät stellt sich je nach Ladungsdichte ein parabolischer Verlauf ein. Wäh-
rend bei einer reinen Schottkydiode die anliegende Spannung leicht zu
bestimmen ist, ist der effektive Spannungsabfall Veff über eine der bei-
den Schottkybarrieren im Si-Nanodraht FET nicht direkt zugänglich.
Stattdessen kann Veff beschrieben werden über
Veff = aVgs + bVds + c (2.32)
Die Koppelfaktoren a und b spiegeln dabei die Tatsache wider, dass
elektrische Potentiale, die an den externen Kontakten angelegt wer-
den, nicht unmittelbar zu einer entsprechend großen Bandverbiegung
am Transistor führen. So fällt z. B. ein Teil der angelegten Spannung
Vgs über dem Gateoxid ab, Vds zu unterschiedlichen Teilen über den
Kanal und die Barrieren an Source und Drain. Die Konstante c be-
rücksichtigt Potentialverschiebungen des Flachbandfalls, welcher auf-
grund unterschiedlicher Austrittsarbeiten, aber z. B. auch aufgrund von
an Störstellen im Gateoxid eingefangener Ladung nicht unbedingt bei
Vgs = Vds = 0 V liegen muss.
Im Folgenden wird auf die beiden hauptsächlichen Injektionsmecha-
nismen, die thermionische Emission und das Tunneln, näher eingegan-
gen. Zu diesem Zweck wird der Begriff der effektiven Barrierenhöhe φeff
eingeführt, welche sich von der rein materialabhängigen Schottkybar-
riere φB unterscheidet. φeff ist die elektrisch effektive Barrierenhöhe,
die sich abhängig von der angelegten Spannung einstellt und kann als
die für den Stromfluss relevante Größe angesehen werden. Auf das ge-




b) Bereich der thermionischen Emission
Im Bereich der thermionischen Emission ist Ids gegeben durch [70]




















wobei S die Querschnittsfläche des Nanodrahts, A∗ die Richardson-
konstante, T die Temperatur, kB die Boltzmannkonstante und q die
Elementarladung ist. Die effektive Barriere φeff ist im Flachbandfall
mit Veff = 0 V zunächst gleich der Schottkybarriere. Werden die Bän-
der nun mit abnehmender Gatespannung lokal an der Source nach oben
gezogen, reduziert sich die Injektion aufgrund von thermionischer Emis-
sion, da immer weniger Ladungsträger an Source über eine ausreichen-
de Energie verfügen, die Barriere zu überwinden. In diesem Bereich ist
die effektive Barrierenhöhe φeff gerade der Potentialunterschied zwi-
schen dem Ferminiveau im Metall am Sourcekontakt und dem höchsten
Punkt des Leitungsbandminimums. Sie kann dann ausgedrückt werden
als Summe aus der reinen Schottkybarrierenhöhe φB und einem An-
teil, der die durch Veff < 0 verursachte lokale Bandverbiegung in der
Nähe des Schottkyübergangs berücksichtigt. Bei Langkanaltransistoren
wie sie auch hier betrachtet werden und mittlerem Vds ist das Gatefeld
maßgeblich für die Bandverbiegung und damit die Form der Barrie-
re verantwortlich. In halblogarithmischer Darstellung ergibt sich aus
(2.34) und (2.32) im Bereich thermionischer Emission für den Drain-
strom eine Geradengleichung in Vgs im Format












Die Steigung B1 der Geraden wird demnach durch die Kopplung a der
Gateelektrode an den Nanodraht und die Temperatur festgelegt. Da
34
2.2 Silizium-Nanodraht-Transistoren
T im Experiment bekannt ist, lässt sich über die Steigung der Gate-
koppelfaktor bestimmen. Die Höhe der Schottkybarriere ist dagegen
im Achsenabschnitt A1 enthalten und somit nicht direkt zugänglich.
Bei langen Transistoren ist der Drainkoppelfaktor b zwar klein. Für
kleine b wie auch für kleine Vds sind die Auswirkungen des Drainfel-
des auf die Schottkybarriere an Source nur schwach und der zweite
Summand in A1 kann vernachlässigt werden. Da eine Verschiebung der
Kennlinien aufgrund von Aufladungseffekten jedoch nicht ausgeschlos-
sen werden kann, ist c grundsätzlich unbekannt. Somit verhindert der
dritte Term in A1 eine direkte Berechnung der Schottkybarriere aus der
Steigung der Transferkennlinie, selbst wenn der thermionische Bereich
der Kennlinie nicht maskiert ist und daher klar identifiziert werden
kann. Aus diesem Grund wurde der Ansatz verfolgt, die Schottkybar-
riere aus der Temperaturabhängigkeit der Transferkennlinien zu extra-
hieren (Abschnitt 6.3).
c) Tunnelregime
Bei einer Erhöhung der Gatespannung über die Flachbandbedingung
hinaus wird die sourceseitige Barriere geschmälert (Abb. 2.10b), wo-
durch Tunneln durch die Barriere relevant wird. Die Barriere nimmt
dabei eine parabolische Form an, welche nahe an der Metall-/ Halb-
leitergrenzfläche durch ein Dreieckspotential angenähert werden kann.
Mit zunehmender Gatespannung nimmt die Breite der Barriere konti-
nuierlich ab. Die Höhe des Drainstroms hängt dabei von der energie-
abhängigen, (elastischen) Tunnelwahrscheinlichkeit t̃(ε, E) ab. In der
Wentzel-Kramers-Brillouin-Näherung (WKB) kann t̃(ε, E) ausgedrückt
werden durch [71]







wobei K eine Konstante und E das elektrische Feld am Schottkyüber-
gang darstellen. Die Bandverbiegung, welche sich aufgrund der von au-
ßen angelegten Spannungen einstellt, geht somit über das resultierende
elektrische Feld E an der Barriere in die Tunnelwahrscheinlichkeit ein.
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Mit größerem Vgs wächst auch E, weshalb der Exponent abnimmt. Je
tiefer der Transistor im AN- Zustand betrieben wird, desto weniger
stark steigt der Drainstrom an. Da der Tunnelstrom nicht nur von der
Tunnelwahrscheinlichkeit, sondern auch von der Energieverteilung der
Ladungsträger im Sourcekontakt abhängt, ist der Tunnelstrom tem-
peraturabhängig. In Abschnitt 6.2.3 wird ein mikroskopisches Modell
vorgestellt, welches die Temperaturabhängigkeit des Tunnelstroms nä-
her beleuchtet.
d) Transferkennlinie
Abb. 2.10a illustriert das Banddiagramm eines undotierten SiNW-
Transistors mit Rückseitengate mit angelegter Drain-Source-Spannung
Vds. Die Gate-Source-Spannung Vgs ist in der Skizze als leicht ne-
gativ angenommen, sodass sich an der sourceseitigen Barriere trotz
Vds 6= 0 V gerade der Flachbandfall ergibt. Werden von hier aus die
Bänder über Vgs nach oben gezogen, können nur thermisch angeregte
Elektronen die linke Barriere überwinden, da sie für Tunnelprozes-
se zu breit wäre. Werden die Bänder jedoch unter den Flachbandfall
gedrückt, so schmälert sich die sourceseitige Barriere und Elektro-
nentunneln wird den Stromfluss dominieren (vgl. linke Barriere in
Abb. 2.10b). Im realen Transistor müssen beide Ladungsträgersorten
berücksichtigt werden, da sich der Gesamtstrom Ids aus Elektronen
und Löchertransport zusammensetzt. So fließt im skizzierten Fall mit
Vgs < 0 V an Source in Abb. 2.10a nur ein geringer, thermionisch
injizierter Elektronenstrom und die Barriere kann als „sperrend“ auf-
gefasst werden. Allerdings können unter diesen Bedingungen Löcher
an Drain ins Valenzband tunneln; es kommt also zu einem – ebenfalls
positiven – Löcherstrom. Der betrachtete Transistortyp befindet sich
bei gegebenem Vds > 0 V sowohl für negative, als auch für positive
Vgs im AN-Zustand. Der Kennlinienbereich hin zu negativem Vgs wird
auch pFET-Ast genannt, der zu positivem Vgs nFET-Ast. Es lassen
sich dementsprechend zwei Einsatzspannungen Vth,pF und Vth,nF für
den Transistor definieren. Der AUS-Zustand, also der Bereich des mi-
nimalsten Stromflusses, wird um Vgs = 0 V erreicht, wo an beiden






















Abbildung 2.10: Banddiagramme eines SiNW Transistors mit Rück-
seitengate am Übergang zwischen rein thermionischer
Emission und zusätzlichem Tunneln für a) Elektronen-
transport an Source; werden die Bänder an Source vom
Flachbandfall ausgehend nach oben geschoben, domi-
niert thermionischer Transport, werden sie nach unten
gezogen dominiert Tunneln. b) äquivalente Situation
für den Löchertransport an Drain.
Verhalten nennt man „ambipolar“. Durch gezielte Strukturierung von
Top-Gates über den Metall-Halbleiterübergängen im Nanodraht ist es
möglich, die Bandverbiegung an beiden Barrieren, unabhängig von der
Spannung am Rückseitengate, individuell anzupassen. So kann z.B.
die drainseitige Barriere so eingestellt werden, dass sie das Tunneln
von Löchern ins Valenzband verhindert und kein Löcherstrom zustan-
de kommt. Die Kennlinie wird hierdurch unipolar und der Transistor
verhält sich wie ein nFET. In einer Transistorsimulation können bei-
de Äste der ambipolaren Kennlinie separat voneinander untersucht
werden. Abb. 2.11 zeigt eine entsprechende Bauelementesimulation
mit Hilfe des Programmpakets TCAD Sentaurus. Dabei zeigt sich im
Elektronen- bzw. nFET-Ast der simulierten log[Ids](Vgs) Charakteris-
tik (blau gezeichnet) ein „Knick“ bei kleinem, negativen Vgs. Dieser
Punkt entspricht exakt der Flachbandbedingung an der sourceseitigen
Barriere, wie in Abb. 2.10a skizziert. Hier geht mit wachsender Gate-
spannung der Injektionsmechanismus für Elektronen an der Source von
reiner thermionischer Emission zu Tunneln über. Ein analoger Knick
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Abbildung 2.11: Simulierte Ids(Vgs) Charakteristik eines undotierten
SiNW-Transistors mit aufgewachsener Oxidhülle und
Rückseitengate bei 300 K und Vds = 1 V, L = 400 nm.
Der Si-Kerndurchmesser beträgt 14 nm und die Di-
cke der SiO2 -Hülle 8 nm, ferner wurden 100 nm Ga-
teoxiddicke angenommen. Die Übergangspunkte zwi-
schen rein thermionischer Emission und einsetzendem
Tunnelbeitrag sind mit Pfeilen markiert. Details zur
Simulation sind in [72] beschrieben.
findet sich im pFET-Ast (rot gezeichnet) für Löcherinjektion an der
Drain. Bei abnehmendem Vds werden die jeweiligen Flachbandbedin-
gungen früher, also bei immer kleinerem |Vgs| erreicht. Dabei bewegen
sich die Knicke in Abb. 2.11 aufeinander zu und treffen sich beim
gleichen Vgs-Wert für Vds = 0 V. Da sich das Ferminiveau von NiSi2
nicht exakt in der Mitte der Bandlücke von Si befindet, liegt dieser
Punkt im simulierten Transistor bei leicht negativem Vgs, anstelle von
Vgs = 0 V. Auch wenn die Beiträge von Elektronen- und Löcherleitung
separat berechnet werden können, wird in einem realen Transistor mit
Rückseitengate stets die Summe aus beiden Ästen gemessen (gepunkte-
te Linie in Abb. 2.11). Aus diesem Grund wird der Übergang zwischen
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rein thermionischer Emission und Tunnelregime leicht durch den Tun-
nelbeitrag des jeweils anderen Asts maskiert. Dies ist insbesondere
bei dünnen Nanodrähten wie dem hier simulierten der Fall. In real
gemessenen, halblogarithmisch aufgetragenen Transferkennlinien kann
daher das untere Segment des Tunnelbereichs leicht mit dem linearen





Zur Bestimmung der Ladungsträgerbeweglichkeit (Kap. 2.1.3) gibt es
verschiedene Messverfahren, die je nach Probenart in Frage kommen
können. Im Folgenden wird näher auf die drei Verfahren der Feldef-
fektbeweglichkeit µFE, der effektiven Beweglichkeit µeff und der Ma-
gnetowiderstandsbeweglichkeit µMR eingegangen, die in dieser Arbeit
zur Anwendung kamen. Allen drei Verfahren gemeinsam ist die Mög-
lichkeit, Aussagen über die Beweglichkeit von Kurzkanaltransistoren zu
machen. Die Grundlage für die Methoden der Feldeffektbeweglichkeit
und der effektiven Beweglichkeit bildet die Drainstromgleichung des











Der linke Term in (3.1) beschreibt den Ladungstransport unter Einfluss
eines elektrischen Feldes aufgrund einer Drain-Source-Spannung Vds,
der sogenannten Drift. Der rechte Term berücksichtigt die Diffusion
von Ladungsträgern. Diese findet statt, wenn im Material ein Gradient
in den Elektron- oder Lochkonzentrationen vorherrscht. Unter der An-
nahme einer homogenen Ladungsverteilung im Kanal existiert zwischen
Source und Drain kein Dichtegradient und der Diffusionsbeitrag kann
vernachlässigt werden, da dQ′inv/dx = 0. Aus der so vereinfachten Glei-
chung (3.1) leiten sich die Methoden der Feldeffektbeweglichkeit und
der effektiven Beweglichkeit (Abschnitt 3.1.2) ab. Die hierbei verwen-




Zur Berechnung der Feldeffektbeweglichkeit wird die flächennormierte




ox(Vgs − Vth) , (3.2)
mit C ′ox = Cox/Ages. Die Oxidkapazität Cox wird in der Regel an ei-
ner transistorähnlichen Teststruktur mit großer Kanalfläche Ages bei







ox(Vgs − Vth)Vds . (3.3)












Das µFE -Verfahren birgt den geringsten Aufwand zur Bestimmung ei-
ner Ladungsträgerbeweglichkeit – es ist aber aufgrund der insbeson-
dere nur grob abgeschätzten Inversionsladung und der Unsicherheit in
L, als der tatsächlich elektrisch wirksamen Kanallänge, auch mit dem
größten Fehler unter den drei hier beschriebenen Methoden verbunden.
Aufgrund seiner Einfachheit findet es dennoch bevorzugt in der Halb-
leiterfertigung im Sinne einer Schnelltestcharakterisierung auf Wafere-
bene häufig Verwendung. An dieser Stelle sei nochmals darauf hinge-
wiesen, dass µeff die Driftbeweglichkeit der Inversionsladungsträger im
MOSFET-Kanal beschreibt und somit von der theoretischen Beschrei-




Bei der effektiven Beweglichkeit µeff wird die Zahl der Inversions-
ladungsträger im Kanal Ninv über Kapazitäts-Spannungsmessungen
(engl. ’Capacitance-Voltage’, CV) ermittelt. Abb. 3.1 zeigt das typi-
sche CV-Verhalten eines n-MOSFETs. Zur Bestimmung von Ninv misst
man die Kapazität zwischen Gate und Kanal Cgc in Abhängigkeit der






Cgc dVg , (3.6)
wobei Q′inv = qNinv/(Ages) ist. Ninv entspricht damit der Fläche unter







Cga: „Gate to All“
Alle Ladungen
Cgc: „Gate to Channel“
Nur Inversionsladung

















Abbildung 3.1: Anschlusskonfigurationen zur Messung verschiedener
MOSFET-Kapazitäten und resultierende Messkurven
am Beispiel eines n-MOS Transistors. Die Kapazität
wird über eine Impedanzmessung mittels Kleinsignalm-
odulation bestimmt. Hierzu wird an CVhigh auf das an-
gelegte Potential eine kleine Wechselspannung Vac der
Frequenz f aufmoduliert. Zur näheren Erläuterung des
Kurvenverlaufs siehe Anhang A.1.
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Das etwas aufwändigere µeff -Verfahren liefert aufgrund der Ladungsbe-
stimmung durch Integration über die Gatekapazität deutlich genauere
Resultate als das µFE -Verfahren. Es ist jedoch gleichermaßen auf kleine
Vds -Werte beschränkt. Darüber hinaus erfordert es ebenso eine genaue
Kenntnis der elektrisch wirksamen Kanallänge Leff , was insbesondere
bei kurzen Transistoren zu großen Unsicherheiten führen kann. Weitere
Unsicherheiten ergeben sich bei der Betrachtung von Kurzkanaltransis-
toren durch parasitäre Effekte wie z.B. Überlapp- und Millerkapazitä-
ten, die eine akkurate Bestimmung der Inversionsladung erschweren.
Da Serienwiderstände den Drainstrom verringern und für die Ka-
nalbeweglichkeit eigentlich der Kanalleitwert (bzw. der „intrinsische“
Drainleitwert) benötigt wird, sind diese vorher aus dem Drainleitwert
herauszurechnen. Serienwiderstände führen so im µeff -Verfahren vor al-
lem bei Kurzkanaltransistoren zu deutlich höheren Unsicherheiten als
z.B. im Magnetowiderstandsverfahren, da sie über den Drainleitwert
direkt in die Beweglichkeit eingehen.
Um Transistoren verschiedener Technologien miteinander vergleichen
zu können, wird µ statt über Vgs oft über das effektive, vertikale Feld
Eeff,vert aufgetragen. Hierfür wird zusätzlich die Verarmungsladung be-
nötigt. Diese erhält man durch Messung der Kapazität zwischen Gate
und Substrat, wobei Source und Drain auf Masse liegen (Abb. 3.1).







Cgb dVg , (3.9)
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entsprechend der Fläche unter der „Gate to Bulk“- Kurve Cgb in Abb.




(Ndepl(Vgs) + ηNinv(Vgs)) . (3.10)
Der hier eingeführte Parameter η ist abhängig von der Substratori-
entierung und trägt der Universalität der Beweglichkeit in Bezug auf
Eeff,vert Rechnung [73]. Für (100) orientiertes Substrat gilt η = 1/2 für
Elektronen und η = 1/3 für Löcher [74,75].
3.1.3 Magnetowiderstandsbeweglichkeit
Im Vergleich mit den oben geschilderten Standardmethoden der Feld-
effektbeweglichkeit und der effektiven Beweglichkeit bietet die Magne-
towiderstandsmethode einen direkteren Zugang zur Beweglichkeit. So
muss keine Annahme zur effektiven Kanallänge getroffen werden, die
Sensitivität bezüglich Anschlusswiderständen ist geringer und das Ver-
fahren ist nicht per se auf kleine Vds begrenzt. Die Magnetowiderstands-
beweglichkeit ergibt sich aus der Drude-Boltzmann Theorie, siehe Kap.
2.1.3c). Aus (2.25) folgt
RB
R0
= µ2MRB2 + 1 , (3.11)
wobei RB und R0 den Probenwiderstand mit und ohne Magnetfeld
bezeichnen. Über den hier diskutierten, rein geometriebasierten Wi-
derstandseffekt hinaus gibt es noch den sogenannten physikalischen
Magnetowiderstandseffekt (PMR). Dieser kann verschiedene physikali-
sche Ursachen haben, ist aber für die in dieser Arbeit untersuchten Si-
basierten Proben wesentlich geringer als der geometrische Widerstands-
effekt und kann daher vernachlässigt werden [38]. Prinzipiell wäre auch
eine Bestimmung der Ladungsträgerbeweglichkeit über den Halleffekt
möglich. Dies hätte zum Beispiel den Vorteil, dass die Anschlusswider-
stände bei der Messung nicht betrachtet werden müssten. Hinzu käme,
dass für eine Hallmessung nur vergleichsweise kleine magnetische Feld-
stärken vonnöten wären. Entsprechend den geometrischen Randbedin-
gungen einer Hallmessung (mit LW und seitlichen, in Bezug auf die
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Gesamtlänge punktförmigen Kontakten zum Abgriff der Hallspannung)
wären jedoch wohl definierte Hallmessungen nicht an Kurzkanaltran-
sistoren mit L = 30 nm, sondern lediglich an Langkanaltransistoren
mit L & 300 nm möglich. Der Halleffekt eignet sich daher nicht, um
die Beweglichkeit kürzester Transistoren zu bestimmen. Gerade diese
sind jedoch aus technologischer Sicht von größtem Interesse, da sie die
Performance eines hochintegrierten Chips maßgeblich bestimmen.
Im Gegensatz zum Halleffekt kann der geometrische Magnetowider-
standseffekt direkt an Standardtransistoren gemessen werden, ohne die
Erfordernis einer speziellen Teststruktur. Wie bereits geschildert, tritt
er komplementär zum Halleffekt auf. Mit (2.25) kann der Gesamtwi-
derstand RB einer Probe im Magnetfeld geschrieben werden als
RB = R0 +R0µ2MRB2
= R0 + ∆R0(B) .
(3.12)
Zu dieser idealen Grundgleichung gibt es zwei wichtige Korrekturen, die
bei der Messung realer Proben zu berücksichtigen sind: die Geometrie-
und die Serienwiderstandskorrektur. Auf diese wird in Abschnitt 5.3.1
detailliert eingegangen. Für Proben mit hohen Beweglichkeiten, wie
dies z.B. oft bei III-V-Halbleitern der Fall ist, ist es ausreichend, jeweils
eine Messung des Transistorstroms mit und ohne Magnetfeld durchzu-
führen. Aus den so erhaltenen Werten für RB und R0 kann dann nach
Gl.(3.11) direkt die Beweglichkeit berechnet werden. Daher kann durch
Messung der Ausgangs- und Transferkennlinien mit und ohne Feld die
Beweglichkeit in einem großen Parameterraum sehr zeitsparend charak-
terisiert werden. Aufgrund des in Kap. 5.3.1 beschriebenen, durch die
geringe Beweglichkeit der Proben bedingten geringen Signal-zu-Rausch-
Verhältnisses konnten auf diesem Weg jedoch keine aussagekräftigen
Ergebnisse erzielt werden. Aus (3.11) ergibt sich, dass die relative Än-




beträgt. Für den Kurzkanal-nFET mit L = 30 nm ergibt sich so zum




2 ≈ (120 · 10−4 m2V−1s−1)2 · (14 V·s·m−2)2 = 0, 028. Dies ent-
spricht einer geringen relativen Signalstärke von 2, 8 %. Durch die Aus-
nutzung der Abhängigkeit des Transistorstroms vom Magnetfeld I(B)
konnte die Rauschunsicherheit stark reduziert und damit der erreich-
bare Messbereich hin zu niedrigeren Beweglichkeiten deutlich erweitert
werden. So wurde es möglich, die Beweglichkeit an aggressiv skalier-
ten Kurzkanaltransistoren mit hoher Genauigkeit zu charakterisieren.
Zu diesem Zweck wird der zu untersuchende Transistor bei konstanten
Spannungseinstellungen betrieben, was einem bestimmten Operations-
punkt auf der Transistorkennlinie entspricht. Hierbei wird kontinuier-
lich der Transistorstrom I(t) als Funktion der Zeit gemessen (Abb.
3.2a). Nach Verstreichen einer gewissen Wartezeit von typischerweise
5− 10 Minuten, die zur Feststellung der Stärke des allgemeinen Signal-
rauschens sowie gegebenenfalls herrschender Drift dienten, wurde das
Magnetfeld bis zur maximal zugänglichen Feldstärke von 14 T aufge-
baut. Der Feldverlauf B(t) wurde dabei ebenfalls als Funktion der Zeit
gemessen. Aus I(t) und B(t) lässt sich der Stromverlauf I(B) gewinnen,
welcher parabolisch nach IB ≈ I0/(1 + µ2MRB2) mit dem Magnetfeld
abnimmt (Abb. 3.2b).
Durch den Fit von Gl. (5.9) unter Einbeziehung von Serienwiderstands-
und Geometriekorrektur an die Messdaten kann dann die Beweglichkeit
bestimmt werden. In diesem Verfahren wird somit der gesamte Verlauf
I(B) zur Berechnung der Beweglichkeit herangezogen, statt nur durch
zwei zufällig aus dem Rauschen statistisch ausgewählte Messpunkte
bei I(B = 0) und I(B = Bmax) gestützt zu werden. Dies hat den
Vorteil, dass inkonsistente Datenbereiche leicht identifiziert und vom
Fit ausgenommen werden können. Hierzu gehören z. B. Bereiche, die
durch diskrete Stromsprünge zum eigentlichen Verlauf parallelverscho-
ben erscheinen. Ein solcher Sprung ist z. B. in Abb. 3.2 b) im Bereich
zwischen 8 T und 10 T zu sehen. Dieses immer wieder beobachtete
Verhalten erscheint diskret und reversibel und wird daher vermutlich
durch einzelne Ladungseffekte im Gateoxid oder an dessen Grenzfläche
verursacht. Durch den Fit über den gesamten Datenbereich wird au-
ßerdem der Einfluss des Signalrauschens auf das Endergebnis deutlich
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Abbildung 3.2: Bestimmung der Beweglichkeit aus Ids(B): a) Beschrän-
kung auf einen festen Operationspunkt des Transis-
tors, an dem kontinuierlich der Drainstrom Ids gemes-
sen wird, b) bei Zuschalten eines Magnetfelds B kann
eine parabolische Abnahme von Ids beobachtet werden.
Durch Fit der Daten nach Gl. (5.9) wird die Beweglich-
keit erhalten.
Für eine typische Messung über den gesamten Feldstärkebereich
werden für einen Durchlauf von 0 − 14 T ca. 30 − 45 min benötigt.
Die Aufnahme einer Transistorkennlinie mit Beweglichkeiten bei 10
unterschiedlichen Arbeitspunkten würde somit einen Arbeitstag in An-
spruch nehmen. Die erforderliche Messzeit, um die Beweglichkeit beim
Gang durch die Ausgangs- und Transferkennlinien von Transistoren
verschiedener Längen und Verspannungstypen bei unterschiedlichen
Temperaturen zu charakterisieren wächst damit schnell ins Unermess-
liche. Dieses zeitliche Dilemma wurde durch die Entwicklung einer
automatischen Messroutine gelöst. Diese ermöglicht es, eine vollstän-
dige Transfer- oder Ausgangskennlinie mit 6 repräsentativen Punkten
während eines Magnetfelddurchlaufs zu messen. Der in Abb. 3.3 skiz-
zierte Ablauf ist dabei wie folgt:
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• Setzen der Gatespannung auf einen festen Wert
• Kontinuierliches Permutieren der angelegten Drain-Source-
Spannung Vds
• Speichern der Zeit t und messen des zugehörigen Stroms Id für
jedes Vds
• Start des Magnetfeldaufbaus (0 ...14 T), dabei Speichern der ak-
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Abbildung 3.3: Illustration der automatischen Messroutine während ei-
nes Magnetfelddurchlaufs: a) Auswahl von 6 repräsen-
tativen Datenpunkten am Beispiel einer Ausgangskenn-
linie Id(Vds) bei Vgs = 1 V, b) Blockdiagramm zur Ver-
deutlichung der Datenaufnahme
Somit erhält man einen Verlauf Id(t) für jeden der 6 Spannungs-
punkte auf der Kennlinie (Abb. 3.3a), sowie den zeitlichen Verlauf des
Magnetfelds B(t) während der Strommessungen. Aus der Kombinati-
on beider Informationen lässt sich für alle 6 Spannungseinstellungen
Id(B) ermitteln. Man erhält somit die Entwicklung des Drainstroms
in Abhängigkeit des Magnetfelds, wodurch mit der oben beschriebenen
Methode nach Gl. (5.9) die Beweglichkeit berechnet werden kann. Be-
findet sich der Magnet aufgrund der vorangegangenen Messung bereits
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bei 14 T, kann die nachfolgende Messung analog während folgenden
Feldabbaus (14 ... 0 T) erfolgen. So kann mit nur einem Magnetfeld-
gang zwischen den beiden Extremen B = 0 T und 14 T der Verlauf der
Beweglichkeit über die gesamte Kennlinie extrahiert werden, wodurch
sich die benötigte Messzeit stark reduziert. Nähere Details zur Mess-
routine finden sich in Anhang A.2. Dieses Verfahren bietet verschiedene
Vorteile:
• Hohe Genauigkeit für µMR gegenüber der Berechnung anhand
zweier Stromwerte bei unterschiedlichen Magnetfeldern, da die
Berechnung der Beweglichkeit durch Fit von Ids(B) in einem wei-
ten Magnetfeldbereich erfolgt und somit eine große statistische
Sicherheit der Ergebnisse erreicht wird.
• Weitere Steigerung der Aussagekraft von µMR durch die Möglich-
keit, inkonsistente (z.B. durch Rauschen verursachte) Bereiche in
den Messdaten zu identifizieren und von der Berechnung auszu-
nehmen.
• Automatisiertes Nachberechnen der Beweglichkeiten aller Daten-
sätze für veränderte Randbedingungen, wie z. B. andere An-
schlusswiderstände.
• Reduktion der erforderlichen Messzeit durch Permutati-
on der elektrischen Spannungseinstellungen während eines
Magnetfeldauf- bzw. -abbaus.
3.2 Serienwiderstand
Mit fortschreitender Skalierung der Transistoren nimmt die Gatelän-
ge kontinuierlich ab, wodurch der Kanalwiderstand sinkt. Dahingegen
vermindern sich die Source/Drain-Anschlusswiderstände nicht durch
einfache Skalierung, sondern müssen mittels aufwändiger technolo-
gischer Hebel reduziert werden. In der Folge wird die Leistungsfä-
higkeit aktueller Transistorgenerationen in zunehmendem Maß durch
die Anschlusswiderstände limitiert. Der Gesamt-Serienwiderstand Rser
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kann dabei als Summe mehrerer Teilkomponenten betrachtet werden,
vgl. Abb. 5.9. Es ist zwar möglich, die Beiträge einzelner Kompo-
nenten zum Serienwiderstand wie z. B. den Schichtwiderstand der
Source- und Drain-Diffusionsgebiete RSD,diff oder auch den Metall-
Halbleiterkontakt Rcont durch spezielle Teststrukturen wie Transferlän-
genstrukturen, Vier-Punkt-Kelvin-Strukturen oder Kontaktketten au-
ßerhalb des Transistors der Messung zugänglich zu machen. Die Haupt-
beiträge zum Serienwiderstand liefern jedoch die Anschlusswiderstände
zum Kanal, Rext und RSR,ch, welche nur am integrierten Transistor zu-
stande kommen und nicht einzeln zugänglich gemacht werden können.
Um genaue Beweglichkeitswerte zu erhalten, ist sowohl für die Magne-
towiderstandsmethode, als auch für das Verfahren der effektiven Be-
weglichkeit unbedingt eine Serienwiderstandskorrektur durchzuführen.
Die nachfolgend beschriebene Methode erlaubt die hierfür erforderli-
che Bestimmung des Gesamt- Serienwiderstands Rser am Transistor
und beruht auf der Abhängigkeit des Gesamtwiderstands Rges von der
Transistorlänge [76, 77]. Als Ausgangspunkt hierfür dient die Drain-
stromgleichung für kleine Vds, (3.3). Dabei wurden in der bisherigen
Formulierung die Anschlusswiderstände vernachlässigt. Um sie einzube-






ox(V ∗gs − Vth)V ∗ds . (3.14)
Dabei soll der Stern (∗) die reinen, transistorinternen Beiträge bezeich-
nen, vgl. hierzu Abb. 3.4. Führt man nun die Anschlusswiderstände
Rs + Rd = Rser ein, so ergeben sich die extern zugänglichen Spannun-
gen zu
Vgs = V ∗gs + IdsRs = V ∗gs + 1/2IdsRser und (3.15)
Vds = V ∗ds + Ids(Rs +Rd) = V ∗ds + IdsRser , (3.16)
wobei Rs = Rd = 1/2Rser verwendet wurde. Diese Annahme ist auf-
grund des symmetrischen Designs der hier untersuchten MOSFETs zu-
lässig. Der Vollständigkeit halber sei angemerkt, dass in dieser qua-
sistatischen Betrachtung aufgrund der geringen Gateleckströme kein











Abbildung 3.4: Ersatzschaltbild eines MOS-Feldeffekttransistors mit
Anschlusswiderständen: sind Rs, Rd 6= 0, muss zwischen
intern am Transistor abfallenden Spannungen (mit ∗ ge-
kennzeichnet), und den zu ihnen analogen, extern zu-
gänglichen Größen unterschieden werden, nach [38].
werden kann. Setzt man (3.16) und (3.15) in (3.14) ein, erhält man im





Leff +WeffµeffC ′ox(Vgs − Vth)Rser
(3.17)
Leff bezeichnet die elektrisch effektive Kanallänge, welche über
Leff = L+ δL (3.18)




WeffµeffC ′ox(Vgs − Vth)
+Rser , (3.19)
wobei Ids = Vds/Rges verwendet wurde. Bei konstantem „Gate- Over-
drive“ entsprechend Vgs − Vth = konst. erhält man für Rges eine Gera-
dengleichung in L:























~1/[µeff (Vgs - Vth)]
Abbildung 3.5: Rges(L) Plot für verschiedene Transistorlängen bei 3
unterschiedlichen Overdrive-Werten. Im Schnittpunkt
der Geraden können idealerweise der Serienwiderstand
und δL bestimmt werden.
Hier repräsentiert γ = (WeffµeffC ′ox(Vgs − Vth))−1 = konst. die Stei-
gung, welche sich invers proportional zur Ladungsträgerbeweglichkeit
verhält. Messungen bei unterschiedlichem Overdrive führen somit zu
unterschiedlichen Steigungen (Abb. 3.5). Allen Geraden gemeinsam ist
ein Versatz in x um δL und ein Versatz in y um Rser. Aus der Lage
des Schnittpunkts lassen sich daher der Serienwiderstand Rser und die
effektive Kanallänge Leff bestimmen. In der Praxis gibt es einige mög-
liche Abweichungen vom beschriebenen idealen, linearen Verhalten.
• So sind sowohl δL als auch Rser nicht vollständig unabhängig von
der Gatespannung. Bei höherem Vgs breitet sich der Kanal etwas
weiter in die Source- und Drain Diffusionsgebiete hinein aus. Der
Serienwiderstand Rser nimmt damit etwas ab. Während dieser
als „channel broadening“ bezeichnete Effekt bei Transistoren mit
niedrig dotierten Diffusionsgebieten signifikant werden kann, ist
diese Komplikation bei den in dieser Arbeit untersuchten Transis-
toren aufgrund der sehr hohen Dotierstoffkonzentration in Source
und Drain > 1020 cm−3 nicht zu erwarten.
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• Die Beweglichkeit µ ist eine Funktion der Kanallänge. Während
µ bei Langkanaltransistoren beinahe konstant ist, nimmt sie bei
kleinem L aufgrund von Kurzkanaleffekten rapide ab. Dieses als
„Mobility-roll-off“ bezeichnete Verhalten sollte die Steigung einer
Linie in Rges(L) graduell erhöhen und damit die Abschätzung des
Serienwiderstands hin zu niedrigeren Werten verschieben.
• Der im vorigen Punkt beschriebene Effekt wird bei mecha-
nisch verspannten Transistoren dadurch etwas reduziert, dass der
Stress bei kleinerer Kanallänge besser einkoppeln kann, was den
Mobility-roll- off im Vergleich zu unverspannten Technologien ab-
mildert.
Der Serienwiderstand ist vor allem bei Kurzkanaltransistoren von
Bedeutung, bei denen er einen signifikanten Anteil am Gesamtwider-
stand bildet. So beträgt der Serienwiderstand beim 30 nm nFET bei
Vds = 50 mV mehr als 50 % von Rges. Der sourceseitige Anteil Rs hat
dabei einen prinzipiell größeren Einfluss auf den Drainstrom als Rd,
da durch Rs zusätzlich der Overdrive von im Idealfall (Vgs − Vth) auf
tatsächlich (V ∗gs−Vth) reduziert wird (3.15). Bei Langkanaltransistoren
hingegen dominiert der Kanalwiderstand den Gesamtwiderstand. Der
Gesamtwiderstand eines Transistors mit L = 2µm der in dieser Arbeit
untersuchten Transistoren liegt bei kleinem Vds in Inversion z. B. knapp
um einen Faktor 100 über dem Anschlusswiderstand. Die Extrapolation
von Messwerten bei sehr großem Rges und L auf kleine Rser-Werte nahe
L = 0 unterliegt daher großen Unsicherheiten. Um den Fehler zu mi-
nimieren und zu sinnvollen Werten zu gelangen, kann die Bestimmung
des Serienwiderstands mit dieser Methode nur mit Hilfe von Kurzkanal-
transistoren gemacht werden. In dieser Arbeit wurden hierfür die vier
kürzesten verfügbaren Kanallängen herangezogen. Zusammen mit dem
Umstand, dass sich die Geraden in der Praxis nicht exakt schneiden,
eignet sich die Methode aufgrund der erreichbaren Aussagegenauigkeit
heutzutage nicht mehr zur Bestimmung von δL. Stattdessen wird in die-
ser Arbeit δL aus Messung der Überlappkapazität bestimmt und der
Gesamtwiderstand über Leff aufgetragen. Der Serienwiderstand kann
dann bei Leff = 0 abgelesen werden, siehe Grafik 5.5.
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Die elektrische Messung der Transistoren erfolgte über ein Semicon-
ductor Characterization System SCS4200 der Firma Keithley mit 4
Kanälen („Source Measure Unit“, SMU). Mit jeder SMU kann da-
bei gleichzeitig ein elektrisches Potential an einen Kontaktanschluss
des Bauelements angelegt, sowie der über diesen Kontakt fließende
Strom gemessen werden. Je nach Messkonfiguration können dabei
Auflösungen um 50 Femtoampere erreicht werden. Als Rahmensys-
teme zur Probenkontaktierung und Bereitstellung der Umweltpara-
meter wie z. B. Druck, Temperatur und Magnetfeld standen je nach
Anwendungsgebiet verschiedene Messaufbauten zur Verfügung. Die
Si-Nanodraht-Transistoren wurden an einem Vakuum-Kryomessplatz
(Abschnitt 4.1) ohne Magnetfeld gemessen, welcher die Kontaktierung
der Proben im Vakuum mittels Einzelnadeln zulässt. Die Messungen
von MOSFETs auf Waferebene bei Raumtemperatur (25 ◦C) fanden an
halbautomatischen 200 mm und 300 mm Waferprobern statt. Nach dem
Herausschneiden einzelner Transistoren aus dem Wafer und Bonden in
Chipgehäuse wurde die weitere Charakterisierung an PPMS („Physical
Property Measurement System“) Kryostaten der Firma Quantum De-
sign durchgeführt, an welchen für die Magnetowiderstandsmessungen
Feldstärken von bis zu 14 T erzeugt werden konnten (Abschnitt 4.2).




4.1 Elektrische Charakterisierung ohne
Magnetfeld: Vakuum-Kryomessplatz
Die in dieser Arbeit untersuchten Si-Nanodraht-Transistoren reagie-
ren sehr sensitiv auf äußere Umwelteinflüsse wie z. B. Luftfeuchtigkeit.
An der Oberfläche eines Nanodrahts adsorbierende und desorbierende
polare Moleküle wie z. B. Wasser verursachen Verschiebungen der Ein-
satzspannung, was zu Hysteresebildung in Strom-Spannungskennlinien
führt, vgl. 6.2. Während derartige Effekte für die Entwicklung neuar-
tiger Sensorkonzepte ausgenutzt werden können [27–29], sind sie für
die Charakterisierung der reinen (intrinsischen) Transistoreigenschaf-
ten eines Nanodrahts eher hinderlich. Zur Messung der Si-Nanodraht-
Transistoren kam daher ein CPX-VF Kryoprober der Firma Lake Shore
mit den folgenden Schlüsseleigenschaften zum Einsatz (Abb. 4.1):
• Elektrische Kontaktierung von Proben über einen Substratkon-
takt sowie über mikromanipulatorgeführte Einzelnadeln im Va-
kuum
• Videomikroskop mit bis zu 400- facher Vergrößerung zur präzisen
Kontaktierung kleinster Strukturen
• Thermische Abschirmung der Probe von der Umgebung über 3
Schilde, die bei Kühlung mit flüssigem Stickstoff bzw. Helium
als Kühlfallen dienen und den Kammerdruck auf 1 · 10−7 mbar
absenken. Durch Ausheizen der Probe unter Vakuum kann die
Probenoberfläche vor der Messung effektiv von Adsorbaten, wie
beispielsweise dünnen Wasserfilmen, befreit werden
• Individuell einstellbare Probentemperatur im Bereich von 400 K
bis 77 K bei Kühlung mit flüssigem Stickstoff, bzw. 4 K bei Küh-
lung mit flüssigem Helium
• Möglichkeit der Durchführung sehr rauscharmer Messungen
durch schwingungsgedämpfte Lagerung der Kammer und doppelt










Abbildung 4.1: Aufbau des Kryomessplatzes: a) Gesamtübersicht, b)
Blick in die Probenkammer mit ringförmig angeord-
neten Mikromanipulatoren, die die Messnadeln halten,
c) Kontaktierung einer Probe. Einsatzbild: kontaktierte
Nadelspitzen im Teststrukturfeld (Vergrößerung).
Der typische Aufbau für eine Messung von Nanodraht-Transistoren mit
Rückseitengate ist dabei wie folgt: Der Chip wird mit Silberleitlack auf
dem Probenhalter befestigt. Dieser ist elektrisch von der Umgebung
isoliert und kann daher mit einem eigenen Potential beaufschlagt wer-
den. Die Potentialleitung ist über eine Durchführung im Kammerbo-
den von außen zugänglich und wird mit dem Messgerät über Triax-
kabel verbunden. Die Kontaktierung von Source und Drain erfolgt an
der Chipoberseite über die Messnadeln in der Kammer. Es stellte sich
heraus, dass die eigentlich zum Prober gehörenden Spezialmessnadeln
aus BeCu zu weich für eine sichere und temperaturstabile Kontaktie-



































Abbildung 4.2: Schematische Zeichnung zum Aufbau der Vakuumkam-
mer mit Kühlschilden, Manipulatoren und Probenkon-
taktierung, nach [78]
der Si-Nanodrahtproben waren. Aus diesem Grund wurde im Rahmen
dieser Arbeit eine Aufnahme für Standard-Probernadeln aus Wolfram
entwickelt und zwei der vier Manipulatoren entsprechend umgerüstet.
Die Nadeln können bei geschlossener und evakuierter Kammer von au-
ßen durch Mikrometerschrauben in allen 3 Raumachsen präzise posi-
tioniert werden. Die optische Kontrolle erfolgt dabei über ein Videomi-
kroskop, welches durch ein optisches Fenster einen vertikalen Blick auf
den Probenbereich ermöglicht. Die Vergrößerung kann dabei stufenlos
zwischen 50- und 400-fach eingestellt werden, sodass die Nadeln auch
noch auf Kontaktflächen von z. B. 40µm × 40µm präzise positioniert
werden können. Die Messleitungen werden von der Nadel ausgehend in
geschirmten Triax-Kabeln geführt und können an der Basis des Mani-
pulators von außen kontaktiert werden. Die elektrische Charakterisie-
rung erfolgte mit dem oben beschriebenen Keithley SCS 4200, dessen
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Messkanäle über Triaxkabel mit den Signalleitungen am Cryo verbun-
den waren (Abb. 4.2). Die Temperaturregelung erfolgt durch Kühlung
des Probenhalters und der Thermoschilde mittels flüssigem Stickstoff,
bei Bedarf für Messungen unterhalb 77 K auch mittels flüssigem He-
lium. Die Durchflussmenge des Kühlmittels durch die Kapillaren des
Probenhalters lässt sich dabei über ein Nadelventil gesondert einstel-
len. Mittels zweier Heizelemente an Probenhalter und innerem Schild
kann aktiv der Kühlung entgegengeheizt und so ein stabiles thermisches
Gleichgewicht bei der gewünschten Temperatur eingestellt werden. Die
Messung der Ist- Temperatur und automatische Anpassung der Heiz-
leistung zum Erreichen des Sollwerts erfolgt über einen LakeShore 366
Temperaturregler. Die hierbei erreichte Temperaturstabilität liegt üb-
licherweise im Bereich um ∆T ≤ 0, 1 K. Ein besonderer Vorteil des
Vakuum-Kryomessplatzes liegt in der Kontaktierung von Bauelementen
über Einzelnadeln. Hierdurch werden temperaturabhängige Messungen
ermöglicht, ohne dass ein Bonden in Chipgehäuse erforderlich wird. Die
ist insbesondere für sensitive, einzeln hergestellte Mikrostrukturen von
Bedeutung, welche durch ein nachträgliches Bondverfahren beschädigt
werden könnten.
4.2 Elektrische Charakterisierung mit
Magnetfeld: PPMS Magnetfeldkryostat
Zur Bestimmung von Ladungsträgerbeweglichkeiten moderner Chip-
transistoren über den Magnetowiderstandseffekt sind aufgrund der klei-
nen Beweglichkeitswerte inzwischen sehr hohe Magnetfelder erforder-
lich, wie bereits in Kapitel 3.1.3 geschildert. Die Messungen fanden
daher in einem PPMS Kryostatsystem der Firma Quantum Design
am Hochfeldlabor des Helmholtz-Zentrums Dresden-Rossendorf (HZ-
DR) statt, welches mit bis zu 14 Tesla die nötigen Magnetfeldstärken
erreicht. Zur Erzeugung dieser hohen Feldstärken kommt eine mit flüs-
sigem Helium gekühlte, supraleitende Spule zum Einsatz. Diese befin-
det sich in einem 1, 20 m hohen, zylindrischen Gehäuse mit ca. 70 cm
Durchmesser, welches zur thermischen Isolation dient. Die Proben wer-
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den auf einen maßgeschneiderten Probenhalter („Puck“) montiert und
von oben in eine evakuierte Röhre eingebracht, an deren unterem Ende
in ca. 1 m Tiefe der Puck im Zentrum der zylindrischen Spule, d. h. im
Bereich des Feldmaximums auf einen Sockel gesteckt wird. Über diesen
stehen 12 elektrische Kontakte zur Probencharakterisierung zur Verfü-
gung, welche von außen über einen Lemo-Stecker zugänglich sind. Die
Temperatur des Pucks und damit der Probe kann variabel im Bereich
von 2 K bis 400 K eingestellt werden, wobei die Temperatur- und Ma-
gnetfeldregelung von einem Ansteuerrechner übernommen wird (Abb.
4.3b). Bedingt durch den Aufbau erfolgt die Kontaktierung der Pro-
ben nicht in der Kammer über Manipulatoren, sondern muss bereits
vorher „fest“ auf dem Puck erfolgen. Zur sicheren Kontaktierung und
dennoch flexiblen Einbringung von Einzeltransistoren in den PPMS
Magnetfeld-Kryostaten wurde im Rahmen dieser Arbeit ein maßge-










Abbildung 4.3: Aufbau zur Messung des Magnetowiderstands: a) Mess-
gerät, Switch-Matrix und Messrechner, b) PPMS Kryo-
stat mit Ansteuerrechner sowie skizzierter Lage von
Probenkammer, Magnet und Probenpuck.
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4.2.1 Pucksystem zur Transistorcharakterisierung in
hohen Magnetfeldern
a) Wahl des Chipgehäuses und Probensegmentierung
Aufgrund der kleinen Anschlussflächen der Teststrukturen auf demWa-
fer von nur 40µm × 40µm war eine direkte Kontaktierung der Tran-
sistoren durch mechanische Stempel oder handgelötete Verbindungen
ausgeschlossen. Somit kam nur die Messung gebondeter Chips in Fra-
ge, für welche ein geeigneter Puck entworfen werden musste. Der im
PPMS System insgesamt zur Verfügung stehende Probenraum ist auf
einen Durchmesser von 2, 54 cm (1 Zoll) begrenzt. Des Weiteren war
zu beachten, dass maximal 12 elektrische Kontakte über den Puck zu-
gänglich gemacht werden können. Vor dem Entwurf des Pucksystems
zur Probenhalterung stand daher zunächst die Wahl eines geeigneten
Chipgehäuses, in welches die Teststrukturen gebondet werden konn-
ten. Dieses sollte tieftemperaturbeständig und nichtmagnetisch sein,
sowie mit der hierfür zu entwerfenden, nichtmagnetischen Halterung
unter dem maximalen Probenraumdurchmesser bleiben. Die Wahl fiel
auf ein keramisches, pinloses und in der Grundfläche quadratisches
„Leadless Chip Carrier“ LCC02046- Gehäuse mit 20 Anschlusskontak-
ten (Abb. 4.4). Die zu messenden Transistorstrukturen wurden mit-
tels Laserschneidverfahren aus den 300 mm Wafern herausgeschnitten
(Abb. 4.4a). Dies erfolgte an einem Synova LCS300 Laserschneidgerät
mit einem grünen Nd:YAG Laser bei 532 nm Wellenlänge und 93 W
Leistung. Zusätzlich zum Laser kommt während des Schneideprozes-
ses ein 50µm feiner, 175 bar starker Strahl aus entionisiertem Wasser
zum Einsatz. Dieser dient der Strahlführung des Laserlichts, welches
aufgrund von Totalreflexion an den Wänden stets innerhalb der Was-
sersäule bleibt. So wird eine Tiefenschärfe des Laserfokus im Bereich
mehrerer Zentimeter erreicht. Darüber hinaus unterstützt der Wasser-
strahl den Schneideprozess durch den Abtransport von herausgelösten
Partikeln aus der Schneidefuge und der Probenkühlung. Hierdurch be-
grenzt sich die räumliche Wärmeausbreitung an der Schneidefuge auf
einen Umkreis von 10µm bis 100µm [79]. Den kleinsten Abstand zur




Abbildung 4.4: Probenaufbau: a) Extraktion einzelner, 2 mm × 3 mm
großer Probensegmente aus einem 300 mm Wafer an ei-
nem Synova LCS300 Laserschneidegerät; die rote Fär-
bung des Lasers ist auf den Transmissionsbereich des
Sichtschutzglases zurückzuführen. b) gebondete Probe
in keramischem LCC Gehäuse; kleines Bild: Kontakt-
flächen auf der Probenunterseite.
strukturreihe mit Abstandsmaßen von 500µm bzw. 600µm, für alle
anderen beträgt die minimale Distanz 1 mm. Somit werden die zu un-
tersuchenden Transistoren in der Mitte der 2 mm × 3 mm großen Pro-
bensegmente während des Schneideprozesses keinen erhöhten Tempera-
turen ausgesetzt. Da die Wafer bei der Herstellung eine passivierende
Backend-Prozessierung erhalten haben, verursachte der Kontakt mit
dem Kühlwasser oder den beim Schneiden entstandenen Partikeln kei-
nerlei Degradation an den Proben oder dem Wafer. Im Anschluss an
den Schneideprozess wurden die vereinzelten, 2 × 3 mm großen Chip-
segmente in destilliertem Wasser gereinigt und getrocknet. Durch elek-
trische Messung der Transistoren vor und nach dem Schneideprozesses
konnte verifiziert werden, dass durch das Laserschneiden keinerlei elek-
trische Degradation stattfand. Im Anschluss wurden die Probenstücke
bei MPD („Microelectronic Packaging Dresden“) elektrisch leitend in
die LCC Gehäuse eingeklebt und gemäß Verdrahtungsschema gebondet
(Abb. 4.4b). Durch die Probenextraktion mittels Laserschneiden wur-
62
4.2 PPMS Magnetfeldkryostat
den die Wafer nicht gebrochen, sondern blieben im Ganzen erhalten
und standen für weitere Messungen auf Waferprobern oder für erneute
Probenextraktionen weiterhin zur Verfügung.
b) Design des Pucks
Der zu entwerfende Probenhalter musste den besonderen Anforderun-
gen hinsichtlich der verwendeten starken Magnetfelder und den im
PPMS System eingesetzten Temperaturen von 2 K - 400 K genügen.
Darüber hinaus sollten die Proben leicht auswechselbar sein, wobei im
gesamten Temperatur- und Magnetfeldbereich an allen Anschlüssen ein












Abbildung 4.5: Aufbau des Messpucks zur Probenhalterung
Aus diesen Anforderungen heraus wurde im Rahmen dieser Arbeit
eine Halterung für das LCC02046 Chipgehäuse auf dem PPMS Stan-
dardpuck von Quantum Design konzipiert und aufgebaut (Abb. 4.5).
Die Kontaktierung des gebondeten Chips findet über 20 federnde Kon-
taktstifte aus vergoldetem BeCu mit einem Durchmesser von 0, 34 mm
und einer Länge von 5, 9 mm statt. Diese stehen frei in den Bohrungen
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einer keramischen „Kontaktscheibe“ von 5, 0 mm Höhe, auf welche der
Chip aufgesetzt wird. Eine Arretierscheibe sorgt für die korrekte Aus-
richtung des Chips in Bezug auf die Federkontakte. Anschließend wird
der Chip von oben mit einer Anpressscheibe auf die Kontaktscheibe ge-
drückt. Dabei werden die Federkontakte unter Spannung gesetzt, sodass
eine leitende Verbindung zwischen der Leiterplatte unten unterhalb der
Kontaktscheibe und dem von oben angedrückten Chip hergestellt wird.
Für einen besseren Kontakt sind die Landepunkte der Kontaktstifte auf
der Leiterplatte ebenfalls vergoldet. Es zeigt sich, dass das entworfene
Pucksystem eine über den gesamten Temperaturbereich von 2 K - 400 K
stabile elektrische Verbindung zum Chip gewährleistet. Da das PPMS
nur 12 Signalleitungen zulässt, sind nicht alle Chipkontakte über die
Platine tatsächlich angeschlossen. Dennoch können durch Rotation des
Chips im Puck in Verbindung mit einem geeigneten Bondschema (siehe
nächster Abschnitt) mehr Kontakte nutzbar gemacht werden. Von der
Platine aus führen teflonummantelte Signalleitungen auf Kontaktflä-
chen an der Unterseite des Standardpucks, welche wiederum mit dem
Basisstecker verbunden sind. Beim Einsetzen des Pucks ins PPMS wer-
den die Lamellen der Puckbasis zusammengedrückt und der Puck so ar-
retiert. Da die Signalleitungen zwischen den Lamellen verlaufen, dient
eine Teflonummantelung dem mechanischen Schutz der Drähte. Ein Si-
cherheitsbügel schließt den Puck nach oben hin ab. So kann sich der
Puck im Probenraum des PPMS nicht verkanten und kann darüber hin-
aus im Notfall von oben aus dem Probenraum „herausgeangelt“ werden.
c) Probenaufbau
Die in dieser Arbeit hauptsächlich verwendete Teststruktur enthält 14
Einzeltransistoren gleichen Typs, aber unterschiedlicher Länge, welche
über insgesamt 25 Kontaktflächen („Pads“) individuell angesteuert wer-
den können. Dies ist möglich, da alle Transistoren auf einem gemein-
samen Substratkontakt liegen. Darüber hinaus teilen sich benachbarte
Transistoren jeweils ihre Source- und Drainpads miteinander, wobei
zwei verschiedene Gateleitungen zum Einsatz kommen. Im PPMS ste-
hen 12 Probenanschlüsse zur Verfügung. Aufgrund der symmetrischen
Ausführung des LCC Gehäuses ist es allerdings möglich, den Chip in
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unterschiedlichen Orientierungen in den Puck einzusetzen. Über ein be-
sonderes Bondschema konnten daher 17 Kontaktpads innerhalb einer
Teststruktur zugänglich gemacht werden. Es standen somit auf jeder
Probe nach Einbau in den Puck in der Standardorientierung „Konfi-
guration 1“ zunächst 5 Transistoren zur Verfügung. Durch Rotation
der Probe um 90◦ im Halter in „Konfiguration 2“ konnten zusätzlich 4
weitere Transistoren angesprochen werden (Abb. 4.6).
Konfiguration 1
Konfiguration 2
Abbildung 4.6: Chipkonfigurationen im Probenhalter. Oben: Konfigu-
ration mit 5 ansteuerbaren Transistoren, unten: nach
Rotation des Chips um 90◦ mit 4 ansteuerbaren Tran-
sistoren. Der rote Kreis indiziert die Chiporientierung;
jeweils kontaktierte Bonddrähte sind grün dargestellt.
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4.2.2 Vorkehrungen zum Schutz vor elektrostatischer
Entladung
Chips mit gebondeten Einzeltransistoren sind aufgrund fehlender
Schutzschaltungen sehr empfindlich gegenüber elektrostatischer Entla-
dung („electrostatic discharge“, ESD). Aufgrund der dünnen Gateoxide
führen Potentialdifferenzen an den Anschlüssen von bereits wenigen
Volt zu Degradation oder Ausfall der Transistoren. Da sich diese in
den Teststrukturen aus Gründen der Platzersparnis verschiedene An-
schlüsse miteinander teilen, führt die Degradation eines Transistors
meist zum Ausfall des gesamten Chips. Der oben beschriebene Pro-
zess der Probenerstellung über Laserschneiden und Bonden ist sehr
zeitaufwändig und kostenintensiv, weshalb der Ausfall von Proben
durch elektrostatische Schädigung unbedingt vermieden werden soll-
te. Es stellte zu Beginn der Arbeit eine große Herausforderung dar,
ESD-sichere Prozeduren zu entwickeln. „Brennt“ ein Chip durch, so ist
dies von außen nicht erkennbar, sondern wird während der elektrischen
Messung im Kryostatsystem offenbar. An welchem Punkt in der Pro-
zesskette eine Schädigung stattfand, lässt sich daher im Nachhinein nur
schwer identifizieren. Der Schutz vor ESD muss während der gesamten
Probenhandhabung gewährleistet sein. Prinzipielle Schutzmaßnahmen
umfassen daher
• Potentialdefiniertes Bonden unter ESD Schutz
• Transport und Aufbewahrung der Proben in antistatischen ESD-
Containern
• Handhabung der Proben außerhalb der ESD-Verpackung grund-
sätzlich nur mit durchgängiger Erdung der beteiligten Person,
der verwendeten Werkzeuge und Messeinrichtungen. Dabei müs-
sen sich aufbauende Potentiale hochohmig über einen 1 MΩ Wi-
derstand abfließen können. Hierzu kommen unter anderem ge-
erdete Bodenmatten, ESD Schuhe, Erdungsarmbänder, leitfähi-





Zur Messung im PPMS wird ein gebondeter Chip unter ESD Schutz
aus seiner antistatischen Verpackung entnommen und in der gewünsch-
ten Orientierung auf den leeren Puck gelegt. Dieser steckt dabei sei-
nerseits in einer Tischkonsole, über die sämtliche Probenkontakte auf
Masse gelegt sind. Somit liegen beim Einbau des Chips in den Puck
die Federkontakte bereits vor der Berührung mit dem Chip definiert
auf Masse. Anschließend wird der Chip mit der Arretierscheibe an-
gepresst und der Puckaufbau mit dem Sicherheitsbügel abgeschlossen.
Nun erfolgt der Einbau des Pucks in das PPMS System, weiterhin unter
ESD Schutz und mit Hilfe eines speziellen Einbringstabs. Der Gegen-
stecker im PPMS („Pucksockel“) wird ebenfalls auf allen Kontakten
geerdet, bevor der Puck eingesetzt wird. Die Zuweisung der 12 Proben-
kontakte im PPMS wahlweise auf Masse oder an einen der Kanäle des
Messgeräts erfolgt über eine Switch Matrix, welche sich zwischen Mess-
gerät und PPMS befindet (Abb. 4.7). Um das PPMS mit der Switch
Abbildung 4.7: Verdrahtungsschema des Messaufbaus: Für das PPMS
steht ein eigener Ansteuerrechner zur Verfügung. Die
elektrische Messung wird über ein Keithley 4200 SCS
mit 4 SMU’s durchgeführt. Über eine Switch Matrix er-
folgt die Zuordnung der Messleitungen zum Transistor,
ungenutzte Chipkontakte werden auf Masse gelegt.
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Matrix verbinden zu können, wurde ein geschirmter Adapter von LE-
MO auf 12 Triax-Signalleitungen entworfen. Nach Einbau des Pucks
ins PPMS wird der Probenraum versiegelt und evakuiert, um der Bil-
dung von Kondenswasser oder Eis auf der Probe vorzubeugen. Sowohl
die Ansteuerung der Switch Matrix, also auch des Messgeräts erfolgt
PC gestützt über den GPIB-Bus. Durch die Verwendung der Switch
Matrix kann ein beliebiger (gebondeter) Transistor auf der Probe per
Mausklick ausgewählt und angesteuert werden, ohne dass physisch Ka-
bel umgesteckt werden müssen. Dadurch verringert sich das Risiko von
ESD Schädigungen weiter. Darüber hinaus vereinfacht dieses Verfahren
die Messung, vermeidet versehentliche Fehlzuweisungen von Kontakten
und beschleunigt den Messablauf. Die Signalleitungen laufen vollstän-
dig geschirmt bis zum PPMS, wodurch die Messungen sehr rauscharm
werden. Eine Beschreibung der Messroutine wird in Abschnitt 3.1.3 ge-
geben. Der finale Messaufbau am HZDR ist beispielhaft in Abb. 4.3
dargestellt.
Der Probenausbau im Anschluss an die Messung erfolgt analog zur
Einbauprozedur und ebenfalls unter ESD Schutz. Durch elektrische
Messungen der Transistoren auf Waferebene, nach dem Laserschnei-
den, nach dem Bonden und im PPMS konnte verifiziert werden, dass
der hier beschriebene Prozess der Probenerstellung und -handhabung






Die in dieser Arbeit untersuchten MOSFETs wurden in einer 28 nm
Technologie bei GLOBALFOUNDRIES Dresden [80] auf Entwick-
lungswafern mit verschiedenen Teststrukturen gefertigt. Die verwen-
deten Silizium-Substrate haben die (100) Kristallorientierung, wobei
die Kanalorientierung der Transistoren entlang der <110> Richtung
liegt. „High-k metal-gate“ (HKMG) n- und pMOS Transistoren ver-
wenden ein Hafnium-basiertes (Hf) „high-k“ Gatedielektrikum mit
1, 2 nm bzw. 1, 4 nm EOT (Abschn. 5.2.2). Der pFET nutzt epitak-
tisches Silizium-Germanium (eSiGe) in Source und Drain zur kom-
pressiven Verspannung des Transistorkanals, sowie im Kanalbereich
zur Einstellung der Einsatzspannung und zur Erhöhung der intrin-
sischen Ladungsträgerbeweglichkeit. Darüber hinaus werden im Rah-
men eines „Dual-Stress-Liner“-Integrationsschemas [81] zug- (TPEN)
und druckverspannte (CPEN) Deckschichten über den n- bzw. p-
Transistorgates verwendet, um die Ladungsträgerbeweglichkeit inner-
halb des Kanals zu erhöhen (Kap. 2.1.3). Abbildung 5.1 zeigt bei-
spielhaft Transmissions-Elektronen-Mikroskopieaufnahmen (TEM) des
30 nm nFETs und pFETs mit eingefärbten Verspannungsschichten. Alle
hier untersuchten CMOS Transistoren haben eine Weite vonW = 1µm
und verschiedene Gatelängen L. Die Chips wurden bis zur Passivie-
rungsschicht nach der letzten Metallisierung prozessiert. Im Folgen-
den ist zu beachten, dass die Nomenklatur der Gatelängen von ei-
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30 nm 30 nm
a) b)
TEM: Alexander Würfel/ Viola Löscher, GLOBALFOUNDRIES
Abbildung 5.1: TEM Aufnahmen von einem a) nMOS Transistor
mit tensiler TPEN Verspannungsschicht (blau) und
b) pMOS Transistor mit kompressiv verspannendem
CPEN (orange), sowie SiGe in S/D und im Kanal (rot),
mit L = 30 nm. Der Schnitt erfolgte so, dass die Kon-
takte von der ersten Metallisierungsebene auf die S/D-
Gebiete sichtbar sind; die Gate-Metallelektroden auf
dem high-k-Dielektrikum sind als dunkler, horizontaler
Balken über dem Kanalbereich zu erkennen.
nem vorherigen Technologieknoten übernommen wurde. Die tatsäch-
lich strukturierten Gatelängen ergeben sich über die Skalierungsfor-
mel Ldesign = (L · 0, 9) + 3 nm, für die Weiten gilt Wdesign = W · 0, 9
(Tabelle 5.1). Dies betrifft nur die Bezeichnungen der Transistoren;
in alle Berechnungen und Grafiken flossen die tatsächlichen Geome-
trien ein. Darüber hinaus kann die elektrisch effektive Kanallänge, z.B.
durch Unterdiffusion der Source/Drain-Gebiete unter das Gate, ver-
kürzt sein, gemäß Leff = Ldesign − δL. Mit δL = 6 nm ergibt sich für
den L = 60 nm Transistor beispielsweise eine effektive Länge von 51 nm:
Leff(60 nm) = Ldesign− δL = L · 0, 9 + 3 nm− δL = 51 nm. Der L = 1µm
Transistor in Abb. 5.23 ist somit bei der tatsächlichen, auf dem Wafer
strukturierten Länge von Ldesign = 903 nm eingetragen. Der zugehörige
Beweglichkeitswert wurde mit der elektrisch effektiven Kanallänge von
Leff = Ldesign − δL = 897 nm berechnet.
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Tabelle 5.1: Beziehung zwischen Transistorbezeichnung L und tatsäch-
lich strukturierter Gatelänge Ldesign, alle Maße in nm, die
Werte sind ganzzahlig gerundet.
L 30 34 38 42 60 90 120 170 300
Ldesign 30 34 37 41 57 84 111 156 273
Wdesign 900 900 900 900 900 900 900 900 900
L 500 1000 2000
Ldesign 453 903 1803
Wdesign 900 900 900
5.2 Schaltverhalten
5.2.1 Transfer- und Ausgangskennlinien
Abbildung 5.2 und Abb. 5.3 zeigen exemplarisch Transfer- und Aus-
gangskennlinien von tensil verspannten nFET Transistoren für ausge-
wählte Gatelängen L. Dabei liegt der Strom des 1µm Langkanaltransis-
tors beinahe eine Größenordnung unterhalb des 30 nm Kurzkanaltran-
sistors, da mit steigender Gatelänge der Stromfluss zunehmend durch
den anwachsenden Kanalwiderstand begrenzt wird. Während der 1µm
Langkanaltransistor oberhalb von ca. Vds = 500 mV beinahe vollstän-
dig sättigt, steigt der Strom des 30 nm Kurzkanaltransistors weiter-
hin linear an. Mit immer höherer Drainspannung wird die Kanalla-
dung drainseitig immer geringer, bis der Kanal am Sättigungspunkt
bei Vds = Vgs − Vth schließlich abschnürt. Mit weiterer Erhöhung von
Vds verschiebt sich nur der Abschnürpunkt in Richtung Source, sodass
im Wesentlichen keine weitere Erhöhung des Drainstroms stattfindet.
Allerdings geht mit der Verschiebung des Abschnürpunkts eine Ver-
kürzung der effektiven Kanallänge Leff und damit eine Verminderung
des Kanalwiderstands einher. Dieser Effekt wird „Kanallängenmodu-
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lation“ genannt und bewirkt einen Anstieg des Drainstroms jenseits
des Sättigungspunkts. Während die leichte Reduktion von Leff mit Vds
bei Langkanaltransistoren kaum ins Gewicht fällt, wird der Effekt bei
kurzen Gatelängen relevant, siehe Abb. 5.3. In Bezug auf die in die-











Abbildung 5.2: Transferkennlinien Id(Vgs) für verschiedene Gatelängen
L, Vds = 50 mV.
ser Arbeit zum Tragen kommenden Messbedingungen ist anzumerken,
dass die nFETs stets bei positiven, die pFETs dagegen bei negativen
Gate-Source- und Drain-Source-Spannungen betrieben wurden. Es gilt
also Vgs, Vds ≥ 0 V für alle nFET Messungen und Vgs, Vds ≤ 0 V für
die pFETs. Die einzige Ausnahme bildet hier die vollständige Darstel-
lung der Kapazitäts-Spannungskurve in Abb. 5.4. Der Sperrbereich, in
dem der gateinduzierte Drainleckstrom (GIDL) relevant wird, wurde
in dieser Arbeit nicht untersucht. Aus Gründen der Lesbarkeit, bzw.
der besseren Vergleichbarkeit mit nFET Messdaten werden daher im
Folgenden für Spannungswerte an pFETs die Betragswerte verwendet.
Bei Messungen an pFETs, die z. B. mit Vgs = 1 V, Vds = 50 mV gekenn-
zeichnet sind, lagen also tatsächlich Vgs = −1 V und Vds = −50 mV





















































Abbildung 5.3: Ausgangskennlinien Id(Vds) des L = 30 nm und L =
1µm nFET bei Vgs = 1 V, T = 25 ◦C relativ zum Sätti-
gungsstrom des 30 nm Transistors. Während der Lang-
kanaltransistor nahezu ideal in Stromsättigung geht,
zeigt der Kurzkanaltransistor auch oberhalb der Sät-
tigungsspannung einen starken linearen Anstieg des
Drainstroms aufgrund von Kanallängenmodulation.
Ströme an Drain-, Source-, Substrat- und Gatekontakt aufgezeichnet.
Die Gate- und Substratleckströme lagen bei den verwendeten Span-
nungsbedingungen für den L = 1µm Transistor maximal im unteren
Nanoamperebereich, während die Leckströme der Kurzkanaltransisto-
ren 1-2 Größenordnungen unter denen der Langkanaltransistoren lagen.
Ferner lag oberhalb der Einsatzspannung die Differenz zwischen den an
Drain ab- und an Source zufließenden Strömen mehr als 4 Größenord-
nungen unter dem Absolutwert des Drainstroms (Id − Is < Id/104)
und damit im Bereich der Messunschärfe der verwendeten SMUs. Da
der Sperrbereich in dieser Arbeit nicht untersucht wurde, konnten im
weiteren Verlauf Gate- und Substratleckströme vernachlässigt werden.
Der am Drainkontakt gemessene Strom Id wird im Folgenden daher mit
dem von Drain nach Source fließenden Strom Ids synonym verwendet.
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5.2.2 Kapazitäts-Spannungskurven
Zur Charakterisierung des MOS-Gateschichtstapels wurde die Kapazi-
tät großer Transistorstrukturen mit Ldesign = 29, 7µm und Wdesign =
2× 29, 7µm in Abhängigkeit der Gatespannung gemessen. Aus den In-
versionskapazitäten bei Vgs = 1 V (nFET) bzw. Vgs = −1 V (pFET) er-
gaben sich die äquivalenten Gateoxiddicken zu EOT = 1, 2 nm (nFET,




























































Abbildung 5.4: Messungen an einer nFET-artigen Kapazitätsstruktur
mit TPEN Deckschicht und L = 29, 7µm sowie W =
2×29, 7µm. a) Kapazitäts-Gatespannungsverhalten bei
f = 100 kHz, Vac = 30 mV (RMS). Aus der Inversions-
kapazität bei Vgs = 1 V von 5 · 10−11 F ergibt sich der
flächenspezifische Wert von 2, 83 · 10−2 F/m2, entspre-
chend 1, 2 nm EOT. b) Erste Ableitung von Cga(Vgs)
zur Ermittlung von Flachband- und Einsatzspannung,
c) effektives, vertikales elektrisches Feld Eeff,vert.
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konnte nach (3.10) das effektive, vertikale elektrische Feld Eeff,vert be-
rechnet werden. Das Resultat ist in Abb. 5.4c dargestellt. Mit Einsetzen
der Inversion bei Vgs = Vth steigt die vertikale Feldstärke rapide an und
nimmt linear mit Vgs zu. Für den nFET wird bei Vgs = 1 V ein verti-
kales Feld von 1, 25 MV/cm erreicht.
5.2.3 Elektrische Bestimmung des Serienwiderstands
Zur Ermittlung der Anschlusswiderstände Rser wurden die Gesamtwi-
derstände der Transistoren mit den drei kürzesten Gatelängen L =
30 nm, 34 nm und 38 nm bei konstantem Overdrive mit Vgs = Vth +
0, 6 V gemessen. Die Drain-Source-Spannung betrug dabei Vds = 50 mV
(pFET Werte negativ). Die Extrapolation Rges(L) für L → 0 er-
folgte unter Berücksichtigung einer Unterdiffusion der Anschlussge-
biete um δL = 6 nm (je 3 nm an Source und Drain), welche aus
der direkten Überlappkapazität zwischen Gate und den Source/Drain-
Extensionanschlüssen abgeschätzt wurde. Für die hier verwendete Ex-
traktion sollte Rser einen signifikanten Anteil am Gesamtwiderstand
ausmachen – Langkanaltransistoren kommen somit nicht in Frage, da
bei diesen Rges vollständig durch den Kanalwiderstand dominiert wird.
Des Weiteren wird in der Methode angenommen, dass eine lineare Ex-
trapolation auf L = 0 zulässig ist. Voraussetzung hierfür ist neben einer
konstanten Flächenladungsdichte C ′ox vor allem, dass die verwendeten
Transistoren die gleiche Beweglichkeit aufweisen, siehe Kapitel 3.2. Auf-
grund des Beweglichkeits-roll-offs können daher nur Transistoren mit
ähnlichen Gatelängen verwendet werden. Je enger diese beieinander
liegen, desto sensibler reagiert allerdings die Steigung der Extrapolati-
onsgeraden und damit Rser auf kleine Schwankungen der Datenpunkte.
Aus diesen Gründen dürfen die hier extrahierten Serienwiderstands-
werte nur als ungefähre Richtwerte verstanden werden. Trotz seiner
Unzulänglichkeiten bietet das Rges(L)-Verfahren einen Zugang zu den
elektrisch effektiven Anschlusswiderständen, welche am vollständig pro-
zessierten Transistor auch mit anderen Methoden grundsätzlich schwer
zu bestimmen sind. Zwar können einzelne Beiträge wie zum Beispiel
der Schichtwiderstand der Diffusionsgebiete oder die Widerstände ein-
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zelner Kontaktstöpsel prinzipiell auch außerhalb des Transistors mit
Hilfe spezieller Teststrukturen charakterisiert werden; wesentliche Bei-
träge zu Rser entstehen allerdings im Bereich des Kanalanschlusses,
welcher sich nur am integrierten MOSFET formiert und daher nicht






















Abbildung 5.5: Bestimmung von Rser durch Extrapolation der Mittel-
werte der Verteilungen Rges(Leff) zu L = 0 für ver-
schiedene Transistortypen bei festem Overdrive und
Vds = 50 mV.
Wie in Abb. 5.5 ersichtlich, unterliegen die Widerstände Rges ver-
schiedener Transistoren gleicher Designlänge trotz der Overdrive-
Normierung noch einer deutlichen Streuung. Dies ist verständlich, wenn
man bedenkt, dass in den zusammengesetzten Parameter Rges fast alle
Prozessvariationen eingehen: Lithographische Schwankungen, Ätzva-
riationen, lokale Unterschiede in den Metall-Halbleiter-Übergängen,
Implantationsschwankungen, Grenzflächenvariationen, siehe Abb. 5.9.
Es ist daher ersichtlich, dass eine Bestimmung von Rser anhand ei-
niger ausgewählter Chips leicht fehlerhaft sein kann. Deshalb wurde
die Extrapolation über eine große Statistik mit bis zu 20 Punkten
für die jeweiligen Transistortypen durchgeführt. Um die Extrapola-
tionsgeraden aus Abb. 5.5 zu verifizieren, wurde ein Abgleich mit
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TCAD Prozess- und Bauelementesimulationen und Erfahrungswerten
aus technologisch vergleichbaren Losen durchgeführt. Für die unter-
suchten Technologieoptionen ergaben sich somit die Werte aus Abb.
5.5 von Rser = 150 Ω ·µm (nFET, TPEN), 200Ω ·µm (pFET, CPEN)
und 230Ω·µm (nFET, CPEN).
5.3 Ladungsträgerbeweglichkeit
5.3.1 Magnetowiderstands-Methode
Bei den in dieser Arbeit mittels des MR Verfahrens untersuchten n-
und pMOS Transistoren handelt es sich um Kurzkanaltransistoren der
Längen L = 30 nm, 34 nm, 38 nm und 42 nm sowie um eine Langka-
nalgeometrie mit L = 1µm, jeweils mit einer konstanten Weite von
W = 1µm. Für die tatsächlichen Maße hinter diesen Bezeichnun-
gen siehe Tabelle 5.1. Bei dieser für den Prozessormarkt entwickelten,
hochintegrierten 28 nm-Technologie liegen Chip- zu Chip Variationen
wichtiger Transistorkenngrößen wie z. B. Einsatzspannung, Sättigungs-
strom und Unterschwellsteigung innerhalb eines Wafers bereits in einer
sehr engen Verteilung. Um die Vergleichbarkeit noch weiter zu erhöhen,
stammen die untersuchten Transistoren vom selben Chip und wurden
damit in direkter Nähe zueinander prozessiert. Dies wurde durch das in
Kap. 4.2.1 unter „Probenaufbau“ beschriebene, optimierte Bondschema
ermöglicht. Es ist anzumerken, dass aus den Magnetowiderstandsdaten
in Kap. 5.3.1e) folgt, dass die Schwankungen der Anschlusswiderstände
Rser zwischen Transistoren mit verschiedenem L innerhalb des unter-
suchten Chips nicht größer als 5Ω·µm sind. Im Vergleich zur Streuung
der Daten in Abb. 5.5 erscheint diese Variation nur sehr klein. Dies
ist darauf zurückzuführen, dass sich die untersuchten Transistoren in
direkter Nähe zueinander auf dem Wafer befinden und lokal innerhalb
eines kleinen Chipbereichs eine hohe Prozesshomogenität während der
Fertigung vorherrscht. Transistortypen mit unterschiedlicher Gatever-
spannung (tensil/ kompressiv) stammen aufgrund des speziellen Ver-
suchssplits dabei von unterschiedlichen Wafern und wurden jeweils von
im Zentrum liegenden Chipsegmenten entnommen. Aufgrund des hohen
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präparativen und messtechnischen Aufwands erschien eine statistische
Auswertung des gesamten Wafers nicht sinnvoll. Um dennoch aussa-
gekräftige Vergleiche zwischen verschiedenen Wafern ziehen zu können
wurden Einzelchips ausgewählt, die in ihrem Schaltverhalten hinsicht-
lich Einsatzspannung, Unterschwellsteigung und Sättigungsstrom best-
möglich dem jeweiligen Wafermittel entsprachen.
a) Signalstärke
Die Stärke des Magnetowiderstandseffekts skaliert in erster Näherung
mit (RB/R0) ≈ µ2B2 + 1, vergleiche (3.11) für ein ideales System.
Bei Beweglichkeiten im Bereich um µ ≈ 100 cm2/Vs und Feldstärken
von B = 14 T liegt die zu erwartende Widerstandsänderung damit
bei knapp zwei Prozent und sie fällt auf ein halbes Prozent für Be-
weglichkeiten um 50 cm2/Vs. Theoretisch wäre es zwar möglich, die
Beweglichkeit des Transistors an jedem Operationspunkt durch Mes-
sung der Ausgangs- und Transferkennlinien mit und ohne Magnet-
feld zu bestimmen. Dieser einfache und zeiteffiziente Ansatz erweist
sich jedoch unter den genannten Rahmenbedingungen aufgrund des
teilweise sehr schlechten Rausch- zu Signalverhältnisses von bis zu
INoise/ISignal = δId/∆Id = 50 % (siehe Tab. 5.2) als nicht zielführend.
Dies veranschaulicht Abb. 5.6a am Beispiel eines 30 nm nFET Transis-
tors.
Misst man den Transistorstrom z.B. bei Vgs = 1 V über der Zeit und
vergrößert die Skalierung auf der y-Achse genügend, wird die Tren-
nung zwischen den Messungen bei B = 0 T und 14 T zwar sichtbar
(Abb. 5.6b,c). Bei der Aufnahme einer I-V -Kennlinie wird jedoch bei je-
dem Spannungspunkt, z. B. alle ∆Vgs = 10 mV nur eine Strommessung
durchgeführt. Dabei ergibt sich jeweils zufällig einer der innerhalb des
Messrauschens δId möglichen Werte. Bezogen auf die geringe Gesam-
tänderung des Drainstroms im Magnetfeld ∆Id unterliegt eine Berech-
nung der Beweglichkeit basierend auf zwei Einzelwerten bei B = 0 T
und 14 T daher einer sehr großen Unsicherheit. Der Absolutstrom ist
bei Vds = 1 V in Abb. 5.6b höher als in Abb. 5.6c bei Vds = 50 mV, aber
das Signal- zu Rausch-Verhältnis ist deutlich schlechter. In Abb. 5.6c
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Abbildung 5.6: Einfluss des Magnetfelds auf den 30 nm nFET: a)
Transferkennlinien Id(Vgs) bei B = 0 T und B = 14 T
können auf einer Skala, die die Kennlinie im Gesam-
ten zeigt, kaum auseinandergehalten werden. b) und c)
Strom-Zeitdiagramme bei Vgs = 1 V mit Vds = 1 V bzw.
Vds = 50 mV. Stromwerte sind relativ zum Sättigung-
wert des 30 nm-Transistors bei B = 0 T angegeben.
tive Stromänderung durch das Magnetfeld. Obwohl das Rauschen des
Transistorstroms z.B. im Fall des 30 nm nFET bei Vds = 1 V (vgl. Abb.
5.6b und Tabelle 5.2) bei nur 0, 25 % des Gesamtniveaus liegt, beläuft
sich die Unsicherheit im zur Beweglichkeitsbestimmung verwendeten
Stromunterschied auf 50 %, da die magnetfeldbedingte Stromänderung
in diesem Fall gerade mal das doppelte des Signalrauschens beträgt.
Um dieses Problem zu lösen und die Genauigkeit zu erhöhen, wur-
de die Berechnung der Beweglichkeit über die Magnetfeldabhängigkeit
des Transistorstroms untersucht.
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Tabelle 5.2: Typische Signalstärken am TPEN nFET, Vgs = 1 V, T =
25◦C. Das Verhältnis von Rauschen zu Signalstärke, die
„Unsicherheit“ δId/∆Id führt zu den in Tabelle 5.3 an-
gegeben Unschärfen ∆µ in der Beweglichkeitsbestimmung
über die Berechnung mit Einzelwerten.
Rauschen Unsicherheit
Vds L δId/I0 [%] δId/∆Id [%]
50 mV 1µm 0,03 0,8
50 mV 30 nm 0,23 16,0
1 V 1µm 0,08 2,6
1 V 30 nm 0,25 50,0
Aus (5.8) folgt, dass
RB/R0 = 1 + µ2B2α, mit α = kgm(1−Rser/R0) . (5.1)
Erwartungsgemäß sollte also das Verhältnis von RB/R0 aufgetra-
gen über B2 eine lineare Abhängigkeit zeigen. Das eindeutig lineare
Verhalten von RB/R0 über B2 in Abb. 5.7 bestätigt, dass sich der
Transistorstrom im Magnetfeld tatsächlich entsprechend der MR Theo-
rie entwickelt. Gut sichtbar ist auch die systematische Zunahme der
Steigung mit höherem L, entsprechend einer höheren Ladungsträger-
beweglichkeit. Obwohl das Aspektverhältnis des Langkanaltransistors
mit L/W = 1 ungünstig für den Magnetowiderstandseffekt ist, weist
dieser das geringste Signalrauschen auf. Dies liegt daran, dass der Be-
weglichkeitswert quadratisch in den Signalunterschied eingeht und der
Langkanaltransistor im gesamten Operationsbereich mit Abstand die
höchste Beweglichkeit aufweist. Wie in Abb. 5.7 ersichtlich, können die
MR-Signale der Kurzkanaltransistoren erst bei Feldstärken ab ca. 9 T
klar voneinander getrennt werden. Für stärkere Felder steigt die Ge-
nauigkeit, mit der der Fit durchgeführt werden kann rasch an, da sich
der Strom quadratisch mit dem Magnetfeld ändert.





















Abbildung 5.7: nFET Widerstandsverhältnis RB/R0 in Abhängigkeit
von B2 für verschiedene Gatelängen L bei Vgs = 1 V,
Vds = 50 mV, T = 25 ◦C.
Verlauf von Id(B) für die Berechnung der Beweglichkeit herangezogen
wird. Prinzipiell gilt, je höher die Feldstärke ist, desto klarer tritt das
parabolische Verhalten hervor. Die hohe Statistik der vielen Einzel-
messungen führt dabei zu einer enormen Verbesserung der Genauigkeit
bezüglich des Grundrauschens. Darüber hinaus können Bereiche, die ei-
ne Drift oder Sprünge im Messsignal aufweisen leicht identifiziert und
aus den zu fittenden Daten ausgenommen werden (siehe Abb. A.4 und
Abb. 5.8), da sie vom erwarteten parabolischen Verhalten abweichen.
Insbesondere treten diskrete Sprünge im zeitlichen Verlauf des Drain-
stroms auf, die wahrscheinlich auf die in [82] an MOSFETs untersuchte
Signatur von „Random Telegraph Noise“ (RTN) zurückzuführen sind.
Auch wenn die genauen Mechanismen von RTN noch nicht vollstän-
dig verstanden sind, handelt es sich hierbei um Umladungseffekte wie
z. B. dem Einfang und die spätere Freigabe einzelner Elektronen an
Gateoxid-Störstellen. Derartige Prozesse führen zu leichten Verschie-
bungen der Einsatzspannung und haben somit sprungartige Änderun-
gen des Drainstroms zur Folge. Sie sind diskret und reversibel, wo-
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Abbildung 5.8: Bestimmung der Beweglichkeit durch Fit der Id(B)-
Charakteristik am Beispiel eines 30 nm nFET Transis-
tors bei Vgs = 1V und a) Vds = 50 mV mit gut sichtbarer
RTN Signatur (Beispielpunkte I–III, siehe Haupttext),
b) bei Vds = 1 V. Durch eine vorangegangene, längere
Nullfeldmessung konnte der Wert des mittleren Null-
feldstroms I0 bestimmt werden.
bei die Lebensdauer eines solchen Zustands stark variieren kann. So
gibt es in Abb. 5.8a sehr kurze Id-Ausschläge, wie beispielhaft in Be-
reich I markiert. Daneben sind allerdings auch länger anhaltende Än-
derungen sichtbar, z. B. zwischen den Punkten II und III sowie bei
IV in Abb. 5.8b. Bei II bleibt der Strom auf dem unteren Niveau der
sonst meist kurzen Ausschläge liegen, was zu einer Parallelverschie-
bung der Id(B)-Charakteristik führt. Von diesem Niveau aus finden
dann weitere, kurzlebige Umladungsprozesse statt, bis der Stromfluss
in III schließlich auf seine ursprüngliche Grundlinie zurückkehrt. Aus
der Transfercharakteristik dieses Transistors bei Vds = 50 mV ergibt
sich, dass die Stromverschiebung zwischen II und III einer Erhöhung
der Einsatzspannung um etwa ∆Vth = 1, 4 mV entspricht. Der in Abb.
5.8b für Vds = 1 V registrierte, mit IV markierte Sprung entspricht
ebenfalls einer Vth-Verschiebung dieser Größe. Dies legt nahe, dass in
beiden Fällen höchstwahrscheinlich die gleichen mikroskopischen Um-
ladungsprozesse beobachtet werden. Dank der Aufnahme des gesamten
Id(B)-Verlaufs können solche RTN-bedingten Sprünge, aber auch un-
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ter Umständen vorhandene Driften im Messignal leicht identifiziert und
in der Auswertung berücksichtigt werden. So beeinträchtigen derarti-
ge Störungen, aber auch das Grundrauschen des Messignals die Be-
stimmung der Beweglichkeit deutlich schwächer – im starken Gegen-
satz zu dem Verfahren, µMR aus zwei Punkten bei Id(B = 0) und
Id(B = Bmax) zu bestimmen. Die Messkurven bei höherem Vds ha-
ben aufgrund der niedrigeren Beweglichkeit relativ zum Absolutstrom
gesehen den kleineren Hub in Id(B) und erscheinen somit am stärks-
ten verrauscht (Abb. 5.8b), insbesondere im Fall der 30 nm Kurzkanal-
transistoren. Hier konnte die Messunsicherheit durch das verbesserte
Verfahren z. B. am nFET auf 1/10 reduziert werden, entsprechend einer
Restunsicherheit von ∆µ = 2 cm2/Vs (Tabelle 5.3). Aufgrund der unge-
fähr um die Hälfte reduzierten Beweglichkeiten sind die Unsicherheiten
am pFET etwa doppelt so hoch wie beim nFET.
Tabelle 5.3: Verringerung der Unsicherheit ∆µMR in der Beweglich-
keitsbestimmung am Beispiel des TPEN nFET durch Fit
der Feldabhängigkeit des Transistorstroms I(B), anstel-
le der Berechnung über zwei einzelne Stromwerte Id bei
B = 0 und B = 14 T. Vg = 1 V, T = 25 ◦C
Zweiwert-Methode Berechnung über Fit I(B)
Vds L ∆µMR/µMR ∆µMR/µMR ∆µMR
50 mV 1µm 4, 6 % 0, 2 % 0, 4 cm2/Vs
50 mV 30 nm 16, 3 % 1, 4 % 1, 7 cm2/Vs
1 V 1µm 10, 9 % 0, 3 % 0, 5 cm2/Vs
1 V 30 nm 44,9 % 4,2 % 2, 0 cm2/Vs
b) Geometriekorrektur
Falls die Probengeometrie das extreme geometrische Limit L  W
für den Magnetowiderstandseffekt nicht erfüllt, ist ein Korrekturfak-
tor kgm einzufügen. Dieser berücksichtigt, dass sich bei Abweichungen
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der Probengeometrie vom Idealfall bereits ein partielles Hallfeld auf-
baut, das die vollständige Ausbildung des Magnetowiderstandseffekts
teilweise unterdrückt. Damit erweitert sich (3.11) zu
RB = R0 + kgm∆R0(B) . (5.2)
In [83] geben Lippmann und Kuhrt eine tiefe analytische Betrach-
tung des Zusammenhangs zwischen Probengeometrie und Magneto-
widerstandseffekt. Für den hier herrschenden Fall kleiner Hallwinkel
konnten sie dabei folgende Beziehungen für kgm ableiten1:
kgm = 1 fürL/W = 0
kgm = 1− 0, 54 · L/W für 0 < L/W < 0, 39
kgm = 0, 54 ·W/L fürL/W ≥ 1 .
(5.3)
Bei den in dieser Arbeit untersuchten Proben führt die Berücksich-
tigung von kgm zu einer erheblichen Korrektur der Beweglichkeit des
Langkanaltransistors mit L/W = 1, während die Beweglichkeiten der
Kurzkanaltransistoren beinahe unbeeinflusst bleiben. Tabelle 5.4 zeigt
die Geometriekorrekturfaktoren kgm, die sich nach (5.3) für die un-
tersuchten Transistorabmessungen ergeben. Die Korrektur kompensiert
Abweichungen, die sich bei Probengeometrien ergeben, welche für einen
reinen Magnetowiderstandseffekt ungünstig sind, da sich aufgrund ei-
nes großen L/W -Verhältnisses bereits eine Hallspannung aufzubauen
beginnt. Die aufgeführten Korrekturfaktoren sind nach (5.8) bzw. (5.9)
in alle Berechnungen eingeflossen, sofern nicht explizit anderweitig an-
gegeben.
Während kgm beinahe keinen Einfluss auf die Extraktion der Kurz-
kanalbeweglichkeit hat (kgm ≈ 1), wird die Berechnung der Langkanal-
beweglichkeit durch kgm = 0, 54 um mehr als 40 % nach oben korrigiert.
Erst nach Berücksichtigung des Korrekturfaktors liegt die Langkanal-
beweglichkeit nach der Magnetowiderstandsmethode auf einem Niveau
nahe der Beweglichkeit, die nach der Split-CV-Methode für kleine Vds
1Als „klein“ gilt in [83] der Wertebereich 0◦ ≤ θ ≤ 26◦. Der maximale Hallwinkel




Tabelle 5.4: Geometriekorrekturfaktor kgm nach (5.3) auf Basis von
Leff und Wdesign für verschiedene nominelle Gatelängen L;
δL = 6 nm
L 30 nm 34 nm 38 nm 42 nm 1µm
Leff 24 nm 27 nm 31 nm 35 nm 897 nm
Wdesign 900 nm 900 nm 900 nm 900 nm 900 nm
kgm 0,986 0,984 0,981 0,979 0,542
ermittelt wurde. Hierbei spielt es aufgrund der untersuchten Geometri-
en keine Rolle, ob kgm auf Basis von L oder Leff berechnet wird.
c) Serienwiderstandskorrektur
Der Gesamtwiderstand eines Transistors kann in Abwesenheit magne-
tischer Felder als
R0 = Rch +Rser (5.4)
geschrieben werden. Rch und Rser bezeichnen dabei Kanal- und
(Gesamt-) Serienwiderstand. Sowohl Rch, als auch Rser können sich
prinzipiell unter dem Einfluss eines Magnetfelds verändern. Der Se-
rienwiderstand kann weiterhin aufgeteilt werden in den Widerstand
der Source- und Drainanschlüsse im Halbleitermaterial Rsd und dem
Zuleitungs- und Kontaktwiderstand Rcont
Rser = Rsd +Rcont . (5.5)
Letzterer beinhaltet die Widerstandsbeiträge aus den Zuleitungen
einschließlich der Source/Drain-Kontaktstöpsel RCA, dem Silizid-
Übergangswiderstand Rsil,int und dem Streuwiderstand RSR,cont auf
die Source- und Drain-Diffusionsgebiete. Rsd wiederum setzt sich zu-
sammen aus dem Widerstand der Diffusionsgebiete RSD,diff , den Exten-
siongebieten Rext und letztlich dem Streuwiderstand RSR,ch zwischen
Extensiongebiet und Transistorkanal (Abb. 5.9).
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Abbildung 5.9: Einzelbeiträge zum Gesamtwiderstand eines Transis-
tors. Außer dem Kanalwiderstand fallen alle Beiträ-
ge aufgrund des vorliegenden, symmetrischen Transis-
toraufbaus zweimal an, und zwar jeweils einmal an
Source und einmal an Drain. Die im Bild genannten
Größen repräsentieren dabei bereits die aus Source und
Drain zusammengefassten Beiträge.
Die Magnetfeldabhängigkeit des vorwiegend metallischen Rcont ist
im Vergleich zu den Halbleiteranteilen vernachlässigbar, da in isotro-
pen Metallen beinahe kein Magnetowiderstandseffekt beobachtet wer-
den kann [84], [85]. Hinzu kommt, dass der Strompfad in den silizidier-
ten Kontaktstöpseln auf die Source/Drain-Gebiete nahezu parallel zu
den Magnetfeldkennlinien verläuft. Aus diesen Gründen kann der Ma-
gnetfeldeinfluss auf Rcont vernachlässigt werden. Mit ∆Rcont ' 0 ergibt
sich nach (3.12)
∆R0 = ∆Rch + ∆Rsd




Wenn aus der Änderung des Gesamtwiderstands ∆R0 auf die Ka-
nalbeweglichkeit µch geschlossen werden soll, muss daher sicherge-
stellt werden, dass auch die Änderung ∆Rsd im Magnetfeld vernach-
lässigbar klein ist. Eine Abschätzung der Beweglichkeit in den ex-
trem hoch dotierten Diffusions- und Extensiongebieten basierend auf
den Eingangsgrößen von Serienwiderstand, Dotierstoffkonzentrationen
von 2− 3 · 1020 cm−3, Anschlussgeometrien und Schichtwiderstand er-
gibt Obergrenzen der Beweglichkeit von 30 bzw. 20 cm2/Vs in den p-
bzw. n-Anschlussgebieten. Somit ergibt sich ein Maximalbeitrag von
∆Rsd ≤ 10 %, der im Folgenden vernachlässigt wird. Damit vereinfacht
sich obige Relation zu
∆R0 ≈ Rchµ2chB2
= (R0 −Rser)µ2chB2 .
(5.7)
Auch wenn die Änderung des Serienwiderstands im Magnetfeld zu
vernachlässigen ist, so kann der absolute, konstante Gesamtserienwider-
stand zu wichtigen Korrekturen in der Berechnung der Beweglichkeit













Hier wurde verwendet, dass unter Berücksichtigung der Rser-Korrektur
mit ∆Rser = 0 die gemessene Beweglichkeit der Kanalbeweglichkeit
entspricht, also dass µMR := µch gesetzt werden kann. Für den Drain-
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mit R0 = Vds/I0 und Id(B) = Vds/RB . Im Fall kurzer und weiter
Transistoren (L/W  1, kgm = 1) und vernachlässigbarem Serien-
widerstand (Rser/R0  1) reduziert sich (5.8) zu (3.11). Andererseits
erkennt man die Bedeutung der Korrekturterme, wobei die Serienwi-
derstandskorrektur durch das Verhältnis Rser/R0 bestimmt wird.
Die Berücksichtigung des Anschluss- oder Serienwiderstands bei der
Berechnung der Ladungsträgerbeweglichkeit ist besonders dann wich-
tig, wenn der Kanalwiderstand klein wird und der Serienwiderstand
einen signifikanten Anteil am Gesamtwiderstand bildet. Langkanaltran-
sistoren, deren Widerstand hauptsächlich durch den Kanal bestimmt
ist, werden durch die Serienwiderstandskorrektur daher kaum beein-
flusst. Für sie ist in (5.8) das Verhältnis Rser/R0 ≈ 0. Für Kurzkanal-
transistoren in starker Inversion bei Vgs = 1 V ist diese Korrektur hinge-
gen sehr wichtig. Abb. 5.10 zeigt den Einfluss der Serienwiderstandskor-
rektur beispielhaft am 30 nm nFET für realistische Werte von Rser. Für
kleine Vds ist der Einfluss der Serienwiderstandskorrektur am stärksten,
da sich hier Kanal- und Serienwiderstand in der gleichen Größenord-
nung befinden. Eine Unsicherheit von ∆Rser = ±20 Ω·µm führt dann
zu einer Abweichung ∆µ = ±10 cm2/Vs. Mit steigendem Vds bildet sich
drainseitig ein Abschnürpunkt im Kanal aus. Dabei geht der Transistor
in den Sättigungsbereich, wobei der Kanalwiderstand zunimmt bis er
letztlich den Gesamtwiderstand dominiert. Aus diesem Grund wird der
Einfluss der Serienwiderstandskorrektur bzw. die durch Rser bedingte
Unsicherheit mit steigendem Vds immer kleiner (vgl. Abb. 5.10). Mit-
tels linearer Extrapolation von Rtotal(L) → L = 0 für die 3 kürzesten
Kanallängen über mehrere Chips gemittelt und unter Abgleich mit Si-
mulationswerten ergab sich ein Serienwiderstand von 150Ω·µm bei den
nFETs und 200 Ω ·µm für die pFETs (siehe Kap. 5.2.3). Die nachfol-
genden Betrachtungen beziehen diese Serienwiderstände mit ein und
erfolgen unter der Annahme, dass Vds keinen wesentlichen Einfluss auf
Rser hat.
Grundsätzlich besteht auch die Möglichkeit, über die Messung des
Magnetowiderstandseffekts an zwei Transistoren mit unterschiedli-
chem, aber ähnlichem L einen bereits mit dem Serienwiderstand kor-


































Abbildung 5.10: Beweglichkeits-Drainspannungsdiagramm für ver-
schiedene Werte von Rser am Beispiel des 30 nm
NFETs. Die rot gestrichelte Linie entspricht dem
nFET-Serienwiderstandswert von Rser = 150 Ω·µm.
te „differentielle Magnetowiderstands-Methode“ ist allerdings, dass die
Transistoren in erster Näherung die gleiche Beweglichkeit und Ein-
satzspannung haben. Dann kann eine für beide gleichermaßen gültige,
mit Rser korrigierte Kanalbeweglichkeit berechnet werden. Dies erfolgt
über die Beziehung (∆Rtotal,1−∆Rtotal,2)/(Rtotal,1−Rtotal,2) = µ2chB2.
Hierbei bezeichnen ∆Rtotal,1,2 die Änderung des Gesamtwiderstands im
Magnetfeld und Rtotal,1,2 den Gesamtwiderstand des Transistors ohne
Magnetfeld. Die Methode nimmt somit an, dass der Widerstandsunter-
schied zwischen beiden Transistoren allein aus der größeren Kanallänge
herrührt. Für die in dieser Arbeit untersuchten Kurzkanaltransisto-
ren kommt die differentielle Magnetowiderstandsmethode aufgrund des
starken Beweglichkeits-roll-offs (siehe z.B. Abb. 5.23) nicht in Frage.
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d) Abhängigkeit vom vertikalen elektrischen Feld
Mit der fortschreitenden Skalierung der Transistoren kommen immer
höhere elektrische Felder zwischen Gate und Substrat zum Einsatz.
Die dabei zunehmenden Kurzkanaleffekte machen eine immer stärkere
Kontrolle der Kanalladung durch die Gatespannung erforderlich. Die
bei der untersuchten 28 nm-Technologie vorhandene starke Skalierung
des Gateoxids auf 1, 2 nm EOT (nFET) bzw. 1, 4 nm EOT (pFET) führt
bei Vgs = 1 V zu hohen vertikalen Feldstärken in der Größenordnung
von Eeff,vert ≈ 1 MV/cm, vgl. Abb. 5.4c. Dies erhöht die Streuung an
der Gateoxid-Grenzfläche, wodurch die Beweglichkeit der Langkanal-
transistoren im Vergleich zu früheren Technologien reduziert wird. Zu-
sätzlich wurde die Kanaldotierung angehoben. So fallen die hier für die
Langkanaltransistoren mit L = 1µm und L = 2µm ermittelten Werte
beide zusammen auf einen Punkt im universalen Verlauf, den Takagi et
al. bei der Untersuchung des Zusammenhangs zwischen Beweglichkeit
und vertikalem elektrischen Feld in MOSFETs mit unverspanntem Sili-
zium gefunden haben (Abb. 5.11). Dies ist ein Indikator, dass auch der
kürzere Langkanaltransistor mit L = 1µm als mechanisch unverspannt
angesehen werden kann.
Zur Charakterisierung der nFET Kurzkanalbeweglichkeit wurde µMR
in Abhängigkeit von Vgs bei Vds = 50 mV bestimmt und mit Hil-
fe der Daten aus Abb. 5.4c über Eeff,vert aufgetragen. Die Kurzka-
nalbeweglichkeit ist aufgrund der hohen Kanaldotierung im Vergleich
zum Langkanaltransistor stark herabgesetzt, vgl. rechten Punkt in Abb
5.12 (Vgs = 1 V, Vds = 50 mV) mit dem Stern in Abb. 5.11. An
späterer Stelle wird gezeigt, dass hier die Kanalverspannung signifi-
kant hilft, einen Teil des Gesamtverlustes zu kompensieren. Wie aus
Abb. 5.12 weiterhin ersichtlich ist, steigt die Beweglichkeit für wach-
sende Feldstärken zunächst an. Dies ist ein Indiz für dominierende
Coulombstreuung. Je stärker das vertikale Feld, desto mehr Ladungs-
träger sind im Kanal. Einzelne Coulomb-Streuzentren werden so mit
wachsender Kanalladung immer besser abgeschirmt, sodass die Re-
levanz der Coulombstreuung anteilig abnimmt und die Beweglichkeit
steigt. Für noch höhere Felder erreicht die Beweglichkeitsfunktion bei






























Abbildung 5.11: Beweglichkeit als Funktion des eff. vertikalen Feldes
Eeff,vert aus [30], nach [16] für p-Silizium verschiedener
Dotierstoffkonzentration bei T = 77 K und 300 K. Der
Stern markiert die Lage µMR(Eeff,vert) der in dieser
Arbeit untersuchten L = 1µm und L = 2µm nFETs.
Beweglichkeitsfunktion wieder abnehmen, da der Kanal immer stär-
ker gegen die Grenzfläche gezogen wird und so Grenzflächenstreuung
der limitierende Faktor wird. Im Übergangsbereich des Plateaus, also
bei Vgs = 1 V, wirkt der Einfluss der Phononenstreuung am stärksten.
Tatsächlich wird später über den gesamten Vds-Bereich eine Abnahme
der Beweglichkeit für steigende Temperaturen beobachtet (Abb. 5.19).
Darüber hinaus wird aus Abb. 5.12 deutlich, dass die Kurzkanalbe-
weglichkeit im Bereich um Vgs = 1 V unempfindlich gegenüber leichten
Verschiebungen der Einsatzspannung Vth ist, wie sie z. B. durch Pro-
zessschwankungen oder DIBL verursacht werden können. 1
1Eine Vth-Verschiebung würde in Abb. 5.12 lediglich eine kleine horizontale
Verschiebung des letzten Werts bezüglich Eeff,vert im Plateaubereich bewirken
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Abbildung 5.12: MR Beweglichkeit gegenüber vertikalem elektrischen
Feld für den 30 nm TPEN nFET, Vds = 50 mV,
T = 25 ◦C. Die Datenpunkte korrespondieren zu Vgs =
0, 4 V, 0, 6 V, 0, 8 V und 1 V. Die eingetragenen limi-
tierenden Streumechanismen sind nicht datenbasiert
sondern dienen zur groben Orientierung, vgl. Abb. 2.3.
e) Abhängigkeit vom lateralen elektrischen Feld
Eine Besonderheit der Magnetowiderstandsmethode ist die Möglich-
keit, die Beweglichkeit auch für höhere Vds zu untersuchen, bei denen
der Transistor nicht mehr im linearen Bereich operiert. Abb. 5.13 zeigt
die nFET Beweglichkeiten µMR(Vds) für den Fall starker Inversion bei
Vgs = 1 V. Der untersuchte Bereich reicht dabei von Vds = 50 mV (li-
nearer Bereich) bis 1 V (Sättigungsbereich). Zunächst fällt auf, dass die
Beweglichkeit systematisch mit der Kanallänge zunimmt. Dies rechtfer-
tigt die Annahme, dass bei Transistoren, die in direkter Nähe zuein-
ander auf dem gleichen Chip hergestellt wurden, tatsächlich auch vom
gleichen Serienwiderstand ausgegangen werden kann. So müssen die
Unterschiede in Rser zwischen den vier untersuchten Kurzkanaltransis-


































Abbildung 5.13: Entwicklung der nFET MR Beweglichkeit über Vds für
verschiedene Gatelängen L in Inversion bei Vgs = 1 V,
T = 25 ◦C, mit Rser = 150 Ω ·µm. Jeder Punkt ent-
spricht dem Ergebnis aus einem Fit an einen Id(B)
Datensatz bei den jeweiligen Spannungseinstellungen.
nicht schneiden; vgl. hierzu Abb. 5.10. Der L = 1µm Transistor weist
die höchste Beweglichkeit auf. Durch die große Kanallänge ist das la-
terale elektrische Feld zwischen Source und Drain auch bei hohen Vds
klein (Eeff,lat ≈ 0, 01 MV/cm für Vds = 1 V), weshalb µMR mit steigen-
dem Vds kaum degradiert. Die Kurzkanaltransistoren haben dagegen
eine deutlich geringere Beweglichkeit und zeigen eine starke Abhän-
gigkeit von Vds. Für kleiner werdende Vds nimmt µMR zu, mit einer
Tendenz, in Richtung Vds = 0 V auf einen „Nullfeldwert“ zu sättigen.
Wird Vds hingegen erhöht, nimmt die Beweglichkeit zunächst immer
stärker ab. Eine Abnahme der Beweglichkeit mit steigendem Vds ist
aus zwei Gründen zu erwarten: zum einen wird drainseitig die Dichte
verringert, wodurch Coulombstreuung anteilig zunimmt – ähnlich einer
leichten Reduktion von Vgs. Zudem ist bekannt, dass die Ladungsträger
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im Bereich der Sättigungsgeschwindigkeit immer schwerer noch weiter
beschleunigt werden können, weshalb gemäß v = µE mit v ≈ vsat die
Beweglichkeit selbst eine Funktion des lateralen Feldes wird und so-
mit abnehmen muss. Diesem Sachverhalt kann über den empirischen
Ansatz µ(Eeff,lat) = µ(Eeff,lat=0)/(1 + Eeff,lat/Ec) Rechnung getragen
werden. Dabei ist Ec das „kritische“ Feld, bei dem die Sättigung der
Geschwindigkeit einsetzt. Ab etwa Vds = 0, 5 V schwächt sich der abfal-
lende Trend ab. Bei Vds = 1 V beträgt die Beweglichkeit schließlich weit
weniger als die Hälfte des Werts bei niedrigem Vds. Die pFETs zeigen
ein ähnliches Verhalten auf der (negativen) Vds-Skala (Abb.5.14), mit






























Abbildung 5.14: pFET MR Beweglichkeit über Vds für verschiedene
Längen L in Inversion bei Vgs = −1 V, T = 25 ◦C,
Rser = 200 Ω ·µm. Die eigentlich negative Vds-Achse




Es ist anzumerken, dass die hier gezeigten Beweglichkeiten von ei-
nem technischen Standpunkt her gesehen extrahiert wurden, und zwar
für den Fall der extremen Betriebsbedingung Vgs = 1 V = Vdd, Vds =
0, 05→ 1 V = Vdd. Aus physikalischer Sicht gesehen würde die Beweg-
lichkeit dagegen eher unter vergleichbaren Feldbedingungen extrahiert
werden, also bei konstantem Overdrive (z. B. Vgs = 0, 6 V + Vth). Da-
für müsste für jeden Transistor zunächst an jedem Punkt in Vds die
Einsatzspannung bestimmt werden. Für die Messung der Inversionsbe-
weglichkeiten hätte dann Vgs für jeden Messpunkt in Abb. 5.13 und
Abb. 5.14 entsprechend angepasst werden müssen. Die linearen Ein-
satzspannungen der untersuchten Transistoren bei Vds = 50 mV liegen
jedoch sehr eng um 400 mV. Darüber hinaus befinden sich die Beweg-
lichkeiten der Kurzkanaltransistoren bei Vgs = 1 V auf einem Plateau
(vgl. Abb. 5.12), sodass DIBL-bedingte Variationen im Inversionsfall
bei Vgs = 1 V kaum Einfluss auf die Beweglichkeit haben. So zeigt sich,
dass beide Herangehensweisen – Messung bei konstantem Vgs und Mes-
sung bei konstantem Overdrive – für die untersuchten Transistoren zur
gleichen Inversionsbeweglichkeit führen.
f) Längenabhängigkeit und Kanalverspannung
Da die Langkanaltransistoren mit L = 1µm wie bereits oben geschil-
dert als unverspannt angesehen werden können, ist zwischen nFET und
pFET in Richtung 〈110〉 ein Beweglichkeitsverhältnis von etwa 2 : 1 zu
erwarten, das durch die unterschiedlichen effektiven Massen von Elek-
tronen und Löchern zustande kommt. Dieses Verhältnis kann durch
Erhöhung der Ladungsträgerbeweglichkeit mittels Kanalverspannung
zugunsten des pFETs verbessert werden [54]. Wie im Vergleich von
Abb. 5.13 mit Abb. 5.14 gesehen werden kann, ist die Beweglichkeit
des nFET Langkanaltransistors im Vergleich mit dem pFET tatsäch-
lich doppelt so hoch. Um zu verstehen, warum die Langkanaltransisto-
ren unverspannt zu sein scheinen, obwohl hier die gleichen Stressoren
integriert wurden wie an den Kurzkanaltransistoren, hilft ein Blick in
die Prozess- und Bauelementesimulation: in [87] und [88] finden Fla-
chowsky et al. für ähnliche Stressoren, dass die eingebaute Gitterver-
spannung nur an Kurzkanaltransistoren effektiv wirkt, und sich mit
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wachsender Kanallänge bis auf L = 1µm beinahe vollständig verliert.
Die hier gezeigten Magnetowiderstandsmessungen bestätigen, dass die





















Abbildung 5.15: Vergleich der L = 30 nm Kurzkanalbeweglichkeiten
mit den jeweiligen L = 1µm Langkanaltransistoren.
Der Index „lin“ bezieht sich auf den linearen Fall
bei Vds = 50 mV, „sat“ auf den Sättigungsfall bei
Vds = 1 V.
Je kürzer die Gatelänge, desto höher wird der verspannungsbe-
dingte Beweglichkeitsgewinn. Abb. 5.15 zeigt die Beweglichkeiten der
L = 30 nm Kurzkanaltransistoren relativ zu den Langkanaltransistoren
mit L = 1µm. Während die „lineare“ Beweglichkeit (Vds = 50 mV) des
30 nm nFET bei 68 % des Langkanalwertes liegt, hat der 30 nm pFET
83% der Beweglichkeit „seines“ Langkanaltransistors. Dies entspricht
der Erwartung, dass die Verbindung von CPEN Deckschicht und eSiGe
Source/Drain einen größeren relativen Beweglichkeitsgewinn am pFET
hervorruft, als die TPEN Deckschicht am nFET [55]. Wenn der Tran-
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sistorstrom bei Vds = 1 V in den Sättigungsbereich geht, sinken sowohl
die n- als auch die p-Kurzkanalbeweglichkeiten unter die Hälfte des
linearen Werts.
Aus den Untersuchungen zum Serienwiderstand und der MR-
Beweglichkeit ergibt sich, dass der durch die Verspannung hervor-
gerufene relative Performancegewinn des pFETs gegenüber dem
nFET durch die Kombination aus einer stärker erhöhten Kanalbe-
weglichkeit und einem verbesserten Serienwiderstand hervorgerufen
wird. Dabei fällt der pFET Serienwiderstand relativ zum nFET mit
Rser,pF CPEN/Rser,nF TPEN = 200Ω · µm/150Ω · µm = 1, 33 im Vergleich
zu früheren Technologien verhältnismäßig niedrig aus. So ist in „un-
verspannten“ Technologien eher ein Verhältnis von Rser,pF/Rser,nF > 2
typisch [89, 90]. Dieser geringe pFET Serienwiderstand ist zum einen
auf eine durch das Germanium in den SiGe Source/Drain-Gebieten
bedingte, gesteigerte Aktivierung der Bor-Dotierstoffatome zurückzu-
führen [91,92], wodurch der Schichtwiderstand sinkt. Zum anderen hat
auch die Verspannung einen Einfluss auf den Serienwiderstand, wie
in Abb. 5.5 aus dem Vergleich der kompressiv und tensil verspannten
nFETs ersichtlich wird. Diese Abhängigkeit resultiert vermutlich aus
den durch Verspannung veränderten Beweglichkeiten in den Anschluss-
widerständen des Kanals Rext und RSR,ch, welche sich wie der Kanal
im „günstig“ verspannten Bereich unter dem Gate befinden, vgl. Abb.
5.9. Da hier die Beweglichkeit beim pFET – wie dies auch im Kanal
der Fall ist – stärker als beim nFET gesteigert wird, verbessert dies
den Serienwiderstand des pFET stärker als den des nFET.
In Kurzkanaltransistoren nimmt die Beweglichkeit meist stark mit
der Gatelänge ab. Dieser Effekt wird als „Mobility-roll-off“ bezeichnet.
Je kleiner L wird, desto stärker das laterale Feld zwischen Source und
Drain, dessen Größenordnung über Eeff,lat ≈ Vds/L abgeschätzt wer-
den kann. Eine Verkleinerung in L wirkt somit ähnlich einer Erhöhung
von Vds bei konstantem L. Die Ladungsverteilung im Kanal wird dabei
zunehmend inhomogen. Drainseitig nimmt die Ladungsträgergeschwin-
digkeit zu und die Dichte ab. Es findet mehr Coulomb-Streuung statt,
da die Streuzentren nicht mehr so gut von umgebender Ladung abge-
schirmt werden. Hinzu kommt, dass bei einer Verkürzung von L die
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Streuung in den höher dotierten Halo-Gebieten anteilig wichtiger wird.
Da eine höhere Kanaldotierung die Kapazität steigert, kann dies dar-
über hinaus auch im Sinne eines stärkeren, effektiven vertikalen Felds
verstanden werden. Insgesamt ergibt sich durch die beschriebenen Ef-































Abbildung 5.16: nFET MR Mobility-roll-off µMR(L) für verschiedene
Vds in Inversion bei Vgs = 1 V; T = 25 ◦C.
Abbildung 5.16 zeigt diese Abhängigkeit auf Basis des MR Daten-
satzes. Innerhalb der Messgenauigkeit ergibt sich ein Abfall von etwa
1 cm2/(Vs · nm) für die kürzesten Kanallängen, mit einer Tendenz zu
etwas höheren Werten bei niedrigen Vds. Dies wird vermutlich dadurch
begründet sein, dass eine durch den Roll-off bedingte, prozentuale Ver-
ringerung der Beweglichkeit bei den bei kleinen Vds herrschenden höhe-
ren Beweglichkeiten auch zu größeren absoluten Unterschieden führt.
g) Sättigungsbereich
Den Ausgangskennlinien Id(Vds) kann entnommen werden, dass die hier
untersuchten Transistoren bei hohen Vds > 0, 6 V im Sättigungsbereich
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operieren, vgl. Abb. 5.3. Im Fall der Kurzkanaltransistoren führen die
hohen lateralen Felder dazu, dass das elektrische Feld innerhalb des Ka-
nals ortsabhängig wird und zur Drain hin zunimmt. Mit dem lateralen
Feld steigt auch die Ladungsträgergeschwindigkeit, welche im Extrem-
fall die Sättigungsgeschwindigkeit in Silizium erreichen, bzw. für kurze
Zeiten sogar übertreffen kann („velocity overshoot“). Da die Stromdich-
te der Kontinuitätsbedingung gehorchen muss, nimmt gleichzeitig die
Dichte im Kanal zur Drainseite hin ab. So wird auch die (Drift-) Be-
weglichkeit lokal von Punkt zu Punkt verschieden sein. Diese Situation
unterscheidet sich stark vom linearen Fall bei kleinen Vds, bei dem eine
konstante, homogene Ladungsverteilung im Kanal herrscht. Die Beweg-
lichkeit ist dann über den gesamten Kanal konstant und kann damit
auch klar definiert angegeben werden. Im Sättigungsbereich dagegen
stellt sich die berechtigte Frage, wie ein mit der MRMethode für den ge-
samten Kanal bestimmter Beweglichkeitswert zu verstehen ist [93]. Die
folgende Analyse soll hierfür einige Anhaltspunkte liefern. Mit dem Ziel,
die effektiven Ladungsträgergeschwindigkeiten [94] im Inversionsfall
zu bestimmen, wurden zunächst die hierfür benötigten, intrinsischen
Transferleitwerte nach [95] berechnet. Über die Messung der Ausgangs-
kennlinie Id(Vds) bei zwei Gatespannungen Vgs 1,2 nahe 1 V lässt sich
der Transferleitwert gm = ∆Id/∆Vgs = [Id(Vgs2)− Id(Vgs1)]/(Vgs2−Vgs1)
an jedem Punkt Vds bestimmen. Mit Hilfe des differentiellen Drainleit-





drainspannungsabhängig berechnet werden, wobei gm,0 = gm/(1 −
Rsergm/2). Dabei entspricht gm,i dem reinen Kanalleitwert, welcher
sich ohne Anschlusswiderstände am Transistor ergäbe. Drückt man die
Drainstromgleichung (3.3) über den Transferleitwert und mit den int-
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Hieraus lässt sich eine Gleichung zur Berechnung der effektiven Ge-






C ′ox = µchEeff,latC ′ox = veffC ′ox (5.12)
⇒ veff(Vds) =
gm,i(Vds)
W · C ′ox
. (5.13)
Um des Weiteren eine Abschätzung für das drainspannungsabhängige,
effektive laterale Feld auf Basis der Messdaten zu erhalten, wird die
Beziehung
Eeff,lat(Vds) = veff(Vds)/µMR(Vds) (5.14)
verwendet. Eeff,lat wird somit letztlich bestimmt aus der Verrech-
nung von Id(Vgs) bzw. Id(Vds) Strom-Spannungs-Messungen mit
Magnetowiderstands-Beweglichkeitsdaten. Zur Berechnung von (5.13)
sind sowohl gm,i(Vds), als auch C ′ox am gleichen Punkt Vgs zu bestim-
men, im hier untersuchten Inversionsfall also bei Vgs = 1 V. Dabei sollte
beachtet werden, dass die Messung von C ′ox in der Praxis bei Vds = 0
erfolgt. Für höhere Vds wird die über die Gatespannung kontrollier-
te Ladung insbesondere am Kurzkanaltransistor reduziert, sodass es
hier zu einer Unterschätzung sowohl der Geschwindigkeit, als auch des
effektiven Feldes kommt. Dennoch bietet die Methode einen guten Zu-
gang zur qualitativen Analyse der Ladungsträgergeschwindigkeit. veff
kann dabei als „effektiver“, über den Kanal gemittelter Wert aufgefasst
werden.
Mit veff(Vds) und Eeff,lat(Vds) ist es nun möglich, die Beziehung
zwischen Ladungsträgergeschwindigkeit und effektivem, lateralem Feld
veff(Eeff,lat) zu untersuchen (Abb. 5.17). Wie zu erwarten, entwickeln
sich bis Vds = 1 V bei den Langkanaltransistoren nur relativ schwa-
che elektrische Felder im unteren kV/cm-Bereich. Die Ladungsträger-
geschwindigkeiten bleiben dabei bei moderaten Werten der Größen-
ordnung 105cm/s. Obwohl sich die Ausgangskennlinien der Langkanal-
transistoren bei Vgs > 1 V oberhalb von etwa Vds > 600 mV aufgrund
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der Kanalabschnürung („pinch-off“) bereits in der Stromsättigung be-
finden (vgl. Abb. 5.3), ist bezüglich der Ladungsträgergeschwindigkeit
bei Vgs = 1V noch keine Sättigung eingetreten. Stattdessen zeigt sich
eine lineare Korrelation zwischen veff und Eeff,lat über den gesamten
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Abbildung 5.17: Effektive Ladungsträgergeschwindigkeit veff als Funk-
tion des effektiven, lateralen elektrischen Feldes
Eeff,lat, für die L = 30 nm und L = 1µm nFET und
pFET Transistoren.
Im Gegensatz dazu ist das effektive laterale Feld der 30 nm Kurz-
kanaltransistoren auch bei niedrigen Vds bereits deutlich höher und er-
reicht Werte in der Größenordnung um 0, 2 MV/cm für Vds = 1 V (Abb.
5.17). Das veff(Eeff,lat)-Verhalten setzt dabei zunächst den linearen
Trend der Langkanaltransistoren fort, sättigt aber für hohe Eeff,lat bzw.
Vds. Die erreichten Grenzgeschwindigkeiten liegen mit veff ≈ 1·107 cm/s
(nFET) und 6, 8 · 106 cm/s (pFET) bei den in Silizium erreichbaren
Sättigungswerten. Die Sättigung tritt ein, wenn die Ladungsträger bei
höheren Feldern ihre Energie immer stärker in optische Phononen ab-
geben, sodass diese nicht für eine weitere Erhöhung der kinetischen
101
5 Ergebnisse der Untersuchungen an MOSFETs
Energie, bzw. der Geschwindigkeit, zur Verfügung steht. In diesem Be-
reich starker lateraler elektrischer Felder hat die MR-Beweglichkeit ih-
ren niedrigsten Wert. Hier herrscht eine inhomogene Ladungsverteilung
im Kanal, weshalb die Beweglichkeit lokal unterschiedliche Werte an-
nehmen wird. Der über die MR Methode im Sättigungsbereich extra-
hierte Beweglichkeitswert kann daher nicht für den gesamten Kanal
gültig sein, sondern stellt eine Mittelung dar. Shahidi et al. [94] erhal-
ten für einen 90 nm Transistor einen Wert von veff = 1, 3 · 107 cm/s,
bei µeff = 450 cm2/Vs. Dies entspricht nach (5.14) einem Feld von etwa
29 kV/cm. Shahidi et al. kommen in ihrer Analyse zu dem Schluss, dass
veff in ihrem Fall die Ladungsträgergeschwindigkeit an Source wieder-
gibt. Um zu untersuchen welcher Kanalbereich bei den 30 nm Transis-
toren dieser Arbeit für veff dominierend ist, wurden für die Technologie
angefertigte, detaillierte 2D TCAD Prozess- und Bauelementesimula-
tionen herangezogen.
Abbildung 5.18 zeigt die mittels Simulation berechneten lateralen
Feldwerte am 30 nm nFET in Abhängigkeit von Vds für verschiedene
laterale Positionen im Kanal. Es zeigt sich, dass die nach (5.14) aus
den Messdaten berechneten Felder auf den für den Bereich der Ka-
nalmitte berechneten Simulationswerten liegen. Für kleine Vds sind die
simulierten Feldwerte beinahe unabhängig von der Kanalposition und
das Feld ist konstant. Der Beweglichkeitsbegriff ist damit über den
gesamten Kanal klar definiert und wird vom MR-Verfahren wiederge-
geben. Da sich das Feld sourceseitig für höhere Vds nur leicht erhöht
(„−9 nm“-Kurve in Abb. 5.18), ist zu erwarten, dass die lokale (Drift-
) Beweglichkeit an Source nahe dem Wert des linearen Regimes bei
niedrigen Vds bleibt. Drainseitig nimmt das Feld für hohe Vds dagegen
sehr stark zu („+9 nm“-Kuve in Abb. 5.18). Diesem Trend folgt das
aus den Messdaten berechnete Feld jedoch nur schwach. Die „durch-
schnittliche“ MR-Beweglichkeit wird folglich nicht von den extremen
Verhältnissen an der Drainseite dominiert. Es zeigt sich, dass die MR-
Beweglichkeit im Sättigungsfall einen gemittelten Wert wiedergibt, der
am ehesten den lokalen Verhältnissen in der Kanalmitte entspricht. Im
Gegensatz zu Shahidi’s Ergebnissen liegt der Übereinstimmungspunkt


























Abbildung 5.18: Simuliertes, laterales elektrisches Feld Eeff,lat als Funk-
tion von Vds für verschiedene laterale Positionen im
Kanal, in konstantem Abstand von 8Å unterhalb
des Gateoxids. x = 0 bezeichnet die Mitte des Ka-
nals, negative (positive) Werte eine entsprechende Ver-
schiebung Richtung Source (Drain). Die eingetrage-
nen Punkte entsprechen den aus den Messdaten nach
Eeff,lat = veff/µMR berechneten Werten.
an Source, sondern – bedingt durch die höheren lateralen Felder – in
Kanalmitte. Es ist zu erwarten, dass sich dieser Trend mit fortschreiten-
der Skalierung fortsetzt, wenn immer höhere drainseitige Felder einen
immer stärkeren Einfluss auf die Mittelung ausüben.
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h) Temperaturabhängigkeit
Die 30 nm und 34 nm nFETs wurden auch bei erhöhter Temperatur
(T = 85 ◦C) gemessen. Dabei konnte gegenüber den Messungen bei
T = 25 ◦C keine signifikante Erhöhung des Serienwiderstands festge-
stellt werden. Für beide Transistorlängen ergibt sich über den gesam-
ten Vds-Bereich eine Beweglichkeitsdegradation von etwa 10%, wenn
die Temperatur von 25 ◦C auf 85 ◦C erhöht wird (Abb. 5.19). Wie in
Abb. 5.12 ersichtlich, befindet sich das System bei Vgs = 1 V bzw.
Eeff,vert = 1, 25 MV/cm in der Übergangsregion zwischen Coulomb-
und Grenzflächenstreuung. So kann die Beweglichkeitsdegradation bei
































Abbildung 5.19: Ladungsträgerbeweglichkeit µMR(Vds) am 30 nm
TPEN nFET: die Temperaturerhöhung T = 25 ◦C →
85 ◦C führt über den gesamten Vds-Bereich zu einer




Durch die Messung von Id(Vgs) Transferkennlinien sowie Cgc(Vgs)
Kapazitäts-Spannungskurven konnte nach dem in Kap. 3.1.2 beschrie-
benen Verfahren für kleine Vds = 50 mV die effektive (Drift-) Beweglich-
keit berechnet werden. Zur Bestimmung von Kurzkanalbeweglichkeiten
ist dabei – wie beim Magnetowiderstandsverfahren – eine Serienwider-
standskorrektur erforderlich. Schreibt man (3.8) gemäß Abb. 3.4 um





mit dem reinen Kanalleitwert g∗d = ∂Id/∂V ∗ds . Im linearen Bereich gilt











Eine weitere wichtige Korrektur für die effektive Beweglichkeit ergibt
sich aus der Tatsache, dass die elektrisch relevante, effektive Kanallänge
Leff in der Regel nicht exakt der strukturierten Gatelänge entspricht.
Da L direkt in µeff eingeht, führt z. B. eine zehnprozentige Unsicher-
heit in L zu einer ebenso hohen Unsicherheit in µeff . Durch Diffusion
der Dotanden im Extensiongebiet von Source und Drain unter das Ga-
te und hinein in den Kanalbereich ist Leff meist etwas kürzer als L.
Über die Messung des Kapazitätsverhaltens vieler parallel geschalte-
ter Kurzkanaltransistoren konnte die Überlappkapazität Cov bestimmt
werden. Hieraus ergab sich für nFET und pFET jeweils eine Unter-
diffusion von etwa 3 nm an Source und Drain unter den Gatebereich.
Insgesamt wird dadurch die Gatelänge um δL = 6 nm verkürzt. Die
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Inversionsladungsdichte Q′inv wurde an einer Kapazitätsstruktur mit
großer Länge und Weite (Ldesign = 29, 7µm,Wdesign = 2×29, 7µm) be-
stimmt und einheitlich für alle Transistorlängen verwendet. Dies trägt
den folgenden Umständen Rechnung: Zum einen standen nicht für jede
Gatelänge geeignete Multifet-Kapazitätsteststrukturen zur Verfügung.
Zum anderen ist eine korrekte Bestimmung von Q′inv an Kurzkanal-
transistoren schwierig, da verschiedene parasitäre Kapazitätsbeiträge
Cov die eigentlich interessante Kapazität zwischen Gate und Inversi-
onskanal maskieren. Diese betrugen in der untersuchten Technologie
bis zu 30% der gemessenen Inversionskapazität und bestehen haupt-
sächlich aus der direkten Überlappkapazität zwischen Gate und den
Source/Drain-Diffusionsgebieten (Cdo), sowie kleineren Beiträgen aus












Abbildung 5.20: Parasitäre Kapazitätsbeiträge am MOSFET: direkte
Überlappkapazität Cdo, sowie innere (Cif) und äußere
(Cof) Streukapazitäten, nach [30].
Abb. 5.21 zeigt die resultierende effektive Beweglichkeit in Abhän-
gigkeit von Vgs für einen Lang- und einen Kurzkanaltransistor unter
verschiedenen Korrekturen. Es fällt auf, dass die Anwendung der Serien-
widerstandskorrektur einen fundamentalen Unterschied für die Kurzka-
nalbeweglichkeit macht. Bei kleinen Vgs dominiert zunächst der Kanal
den Gesamtwiderstand und die Serienwiderstandskorrektur hat kaum
Einfluss auf die extrahierte Beweglichkeit. Bei Gatespannungen ober-
halb Vth fällt der Kanalwiderstand jedoch rapide ab, bis er schließlich
in die Größenordnung des Serienwiderstands kommt. Wird in so einem
Fall der gesamte Transistorwiderstand alleine dem Kanal zugeordnet,
































Abbildung 5.21: nFET effektive Beweglichkeit in Abhängigkeit von Vgs
für zwei Transistorlängen L = 30 nm und 1µm bei
Vds = 50 mV. Unkorrigierte Werte sind mit „unkorr“
gekennzeichnet, Rser und δL stehen für 150Ω · µm
Serienwiderstands-, bzw. 6 nm Kanallängenkorrektur.
Auch die nachfolgende Berücksichtigung der (abgeschätzten) effekti-
ven Kanallänge hat einen deutlichen, wenngleich weniger drastischen
Einfluss auf die Beweglichkeit. Da von einer um δL = 6 nm verkürz-
ten Gatelänge L ausgegangen wird, reduziert sich die Beweglichkeit
des „30 nm“-Transistors gegenüber dem rein Rser-korrigierten Wert um
20 %. Am Langkanaltransistor fallen beide Korrekturen deutlich weni-
ger ins Gewicht, da sein Gesamtwiderstand aufgrund der großen Län-
ge stets durch den Kanal dominiert wird. Je kürzer der Kanal, desto
kleiner der Gesamtwiderstand und desto stärker werden die Beweglich-
keiten durch die Serienwiderstandskorrektur nach oben verschoben. In
der unkorrigierten Messung von Abb. 5.22 liegt die Beweglichkeit des
38 nm-Transistors fast auf der des 34 nm-Transistors. Nach der Korrek-
tur haben beide „die Plätze getauscht“. Dieses scheinbar widersprüch-
liche Resultat ist dem geschuldet, dass die Split-CV-Beweglichkeit sehr
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Abbildung 5.22: nFET effektive Beweglichkeit in Abhängigkeit von Vgs
für verschiedene nominelle Transistorlängen bei Vds =
50mV. Für die korrigierten Werte gilt Rser = 150 Ω·µm
und δL = 6 nm.
sensibel auf die Einflüsse von Serienwiderstand und effektiver Ka-
nallänge reagiert, und diese Korrekturen anhand von Widerstands-
Medianwerten durchgeführt wurden. Falls einzelne Transistoren nun
leicht unterschiedliche Abweichungen zum Medianwert haben, kann
dies zum beobachteten Verhalten führen. Es ist daher schwer, mit die-
sem Verfahren präzise Aussagen zu Kurzkanaltransistoren, welche sich
nur wenig in der Kanallänge unterscheiden, über einzelne Messungen
ohne Statistik zu treffen. Nichts desto trotz ist der erwartete Gang mit
steigender Mobilität von L = 30 nm bis 42 nm erfasst worden. Je grö-
ßer der Kanal wird, desto geringer fällt der Einfluss beider Korrekturen
aus. Wie in Abb. 5.22 ebenfalls ersichtlich, liegt die Beweglichkeit des
170 nm-Transistors über dem Niveau des Langkanaltransistors. Hierbei
handelt es sich jedoch nicht um ein methodisches Problem. Erst durch
die Serienwiderstandskorrektur kommen die effektiven Beweglichkeiten
überhaupt in die richtige Größenordnung. Während kleine Unsicher-
heiten im Serienwiderstand Rser – welcher ja für jeden Transistor in-
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dividuell etwas anders ausfallen kann – bei den kürzesten Kanallängen
noch leicht zu den eben beschriebenen Diskrepanzen führen können,
spielen diese bei größerem L kaum noch eine Rolle. So würde schon die
Annahme eines nur um 5Ω·µm höheren Rser die 38 nm-Kurve bereits
wieder über die 34 nm-Kurve setzen. Im Fall des 170 nm-Transistors da-
gegen bewirkt eine Verschiebung in Rser um ±10 Ω·µm nur marginale




























Abbildung 5.23: nFET TPEN Beweglichkeit µeff in Abhängigkeit
der Kanallänge für verschiedene Gatespannungen bei
Vds = 50 mV, für Rser =150Ω·µm und δL = 6 nm.
Stattdessen handelt es sich hierbei um den sichtbaren Einfluss der
Kanalverspannung auf die Beweglichkeit. Abb. 5.23 zeigt µeff in Ab-
hängigkeit der Kanallänge für verschiedene Gatespannungen. Wenn
die Kanallänge reduziert wird, kommen sich die Halo-Gebiete immer
näher. Dadurch erhöht sich die Dotierstoffkonzentration des Kanals,
der Effekt der Coulombstreuung und die vertikale, effektive Feldstärke
nehmen zu und die Beweglichkeit ab. Dieses Verhalten wurde vorher-
gehend bereits als „Mobility-roll-off“ beschrieben. Darüber hinaus gibt
es aber noch einen zweiten Effekt, der durch das besondere Transistor-
design zustande kommt: je kürzer die Gatelänge, desto stärker kann
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die TPEN Deckschicht den Kanal verspannen [96]. Die Auswirkung auf
die Beweglichkeit lässt sich in Abb. 5.23 beobachten. So nimmt sie im
Inversionsfall bei Vgs = 1 V beim Verkleinern der Gatelänge zunächst
zu. Erst ab L = 170 nm gewinnt die ebenfalls immer stärker werdende
Coulombstreuung in den Halo- und Extensiongebieten die Oberhand
und die Beweglichkeit fällt rapide ab. Ihr Einfluss auf den Kurzka-
naltransistor wäre ohne Kanalverspannung noch drastischer. Die Ver-
spannung hilft somit, einen Teil der unerwünschten Degradation der
Kurzkanalbeweglichkeit zu kompensieren. Bei kleinen Gatespannungen
setzt die Coulombstreuung bereits früher, also bei größerem L, ein,
da hier die Dotierstoffatome weniger durch umgebende Kanalladun-
gen abgeschirmt werden. Daher ist der Einfluss der Kanalverspannung
bei kleinen Vgs nicht mehr sichtbar. Vom technologischen Standpunkt
her gesehen, ist allerdings ohnehin die Beweglichkeit des Transistors
im AN-Zustand entscheidend. Deshalb kommt Beweglichkeitsgewinnen
im Spannungsbereich bei hohen Vgs-Werten eine stärkere Bedeutung zu.
Im Rahmen der Arbeit konnten auch kompressiv und damit „ungüns-
tig“ verspannte nFETs untersucht werden. Die Prozessierung war dabei
identisch zum „normalen“ nFET, nur dass die TPEN- durch eine CPEN
Deckschicht ersetzt worden war. Die Extraktion des Serienwiderstands
ergab beim CPEN nFET einen Wert von Rser = 230 Ω·µm. Hier ist –
im Gegensatz zum TPEN – mit abnehmender Kanallänge keine Zunah-
me der Beweglichkeit zu erwarten. Stattdessen sollte die Degradation
der Beweglichkeit bei abnehmender Kanallänge umso früher einsetzen.
Wie in Abb. 5.24 zu sehen ist, konnte dieses Verhalten auch tatsächlich
beobachtet werden. Die Beweglichkeiten der CPEN Kurzkanaltransis-
toren fallen dabei deutlich niedriger aus, als beim TPEN. Des Weiteren
wird ersichtlich, dass die Art der Verspannungsschicht bei großen Ka-
nallängen mit L > 900 nm keine Rolle mehr spielt.
Vergleicht man die Bereiche des starken Beweglichkeits-roll-offs zwi-
schen CPEN und TPEN, so ist der Abfall der Beweglichkeit für L <
100 nm im Fall des CPEN weniger steil als beim TPEN, auch wenn
die Beweglichkeitswerte insgesamt deutlich niedriger liegen. Wie be-



























Abbildung 5.24: Vergleich der nFET Beweglichkeiten µeff für tensi-
le (TPEN) und kompressive (CPEN) Verspannung in
Abhängigkeit der Kanallänge bei Vds = 50 mV, Vgs =
0, 8 V, Rser,TPEN =150Ω ·µm, Rser,CPEN =230Ω ·µm
und δL = 6 nm.
der effektiven Masse. Nach (2.8) ist µ(m∗) ∼ 1/m∗. Dieses reziproke
Verhalten wird in (2.8) noch mit der Streuzeit τ multipliziert. Eine
Änderung der effektiven Masse bewirkt somit einen stärkeren Beweg-
lichkeitsunterschied, je größer die ursprüngliche Beweglichkeit ist. In
einer Roll-off Kurve mit konstanter (von L unabhängiger) Verspan-
nung steigt die Beweglichkeit der Kurzkanaltransistoren mit L durch
die Zunahme von τ aufgrund der geringeren Ladungsträgerstreuung
an. Wird nun über eine Gitterverspannung die effektive Masse m∗ ver-
kleinert, so wird die Roll-off Kurve bei größeren Gatelängen stärker
„hochgezogen“, als bei kleinen. Dieser Effekt wird beim Übergang von
der CPEN-Kurve in Abb. 5.24 auf die TPEN-Kurve sichtbar, was zum
steileren Anstieg des TPEN im Bereich kleiner Gatelängen führt. Die
Verspannung bewirkt somit nicht einen additiven Versatz der Roll-off
Kurve „nach oben“, sondern verzieht diese auf eine multiplikative Art
und Weise. Da sich die Verspannung wie bereits geschildert auf großen
111
5 Ergebnisse der Untersuchungen an MOSFETs
Abständen wieder verliert, bleiben die extremen Langkanaltransistoren
hiervon jedoch unbeeinflusst.
Abschließend sei nochmals auf den großen Beweglichkeitsunterschied
an kürzesten Kanallängen um den Faktor 2 hingewiesen, welcher allein
durch die Variation der Deckschicht entsteht. Hieran wird deutlich, dass
die kompressive Deckschicht zur Verbesserung der pFET Beweglichkeit
in Strain-Technologien unbedingt vom nFET wieder entfernt werden
muss, da sie die nFET-Beweglichkeit zu stark degradieren würde.
5.3.3 Magnetowiderstands-Streukoeffizient
Aus dem Verhältnis der Beweglichkeiten aus dem Magnetowiderstands-
und dem Split-CV-Verfahren kann für kleine Vds nach (2.29) der
Magnetowiderstands-Streukoeffizient rMR = µMR/µeff berechnet wer-
den. Aufgrund der durch die Serienwiderstandskorrektur bedingten
großen Unsicherheit am Kurzkanaltransistor vor allem für µeff aus
der Split-CV-Methode konnte rMR nur am Langkanaltransistor si-
cher bestimmt werden. Sowohl für den n-, als auch für den p-
Langkanaltransistor ergibt sich ein Streufaktor von rMR = 1, 1 (Tabelle
5.5). Dieser Wert impliziert, dass energieunabhängige Streumechanis-
men mit η = 0 dominieren, vgl. Abb. 2.5. Darüber hinaus deckt sich
dies mit dem Ergebnis aus Abb. 5.12, dass sich der Kanal bezüglich
Eeff,vert bei Vgs = 1 V gerade im Übergang zwischen Coulomb- und
Grenzflächenstreuung befindet.
Tabelle 5.5: Magnetowiderstands-Streukoeffizient für n- und p-
Langkanaltransistoren unter Berücksichtigung von
Serienwiderstands- und Geometriekorrekturen.
L µMR µeff rMR
nFET 1µm 187 cm2/Vs 170 cm2/Vs 1, 10
pFET 1µm 89 cm2/Vs 80 cm2/Vs 1, 12
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5.4 Zusammenfassung und Diskussion der
verschiedenen Methoden zur Bestimmung
der Beweglichkeit
Wie in den vorherigen Abschnitten geschildert, ist sowohl im Magne-
towiderstandsverfahren, als auch bei der Methode der effektiven Be-
weglichkeit eine Serienwiderstandskorrektur durchzuführen. Um zu un-
tersuchen, wie sensitiv die jeweiligen Verfahren auf Unsicherheiten im
Serienwiderstand reagieren, ist es sinnvoll, die Gleichungen (5.8) und
(5.17) auf die Form µx = µx(Rser=0) ∗ γx(Rser) zu bringen. Für die Kor-















Das Verhalten von γx ist in Abb. 5.25 in Abhängigkeit von Rser dar-
gestellt. Dabei wurde ein für die L = 30 nm Kurzkanaltransistoren
bei Vgs = 1 V und Vds = 50 mV typischer Kanalwiderstand zugrun-
de gelegt. Während γeff linear mit Rser steigt, nimmt γMR nur mit
der Quadratwurzel und damit deutlich schwächer zu. Der insgesamt
niedrigere Korrekturfaktor zeigt, dass die unkorrigierten Beweglichkei-
ten im MR-Verfahren näher an den tatsächlichen Werten liegen, als im
Split-CV-Verfahren. Darüber hinaus übersetzt sich der Steigungsunter-
schied in Abb. 5.25 in eine deutlich kleinere Unsicherheit für die MR-
Beweglichkeit. So führt ein Serienwiderstand von Rser = 200±10 Ω·µm
im Fall der effektiven Beweglichkeit zu einer Korrektur der Beweglich-
keitswerte um 150 % nach oben, bei einer Unsicherheit von 15 %. Die
Magnetowiderstandsdaten werden ebenfalls signifikant, aber dennoch
deutlich moderater um 60 % nach oben korrigiert. Die durch die Korrek-
tur methodisch eingebrachte Unsicherheit beläuft sich dabei nur noch
auf 5 %.
Ein weiterer wichtiger Unterschied zwischen beiden Verfahren ergibt
sich bei der Berücksichtigung der Transistorgeometrien. Beim Magneto-
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Abbildung 5.25: Serienwiderstands-Korrekturfaktor γx für die Extrak-
tion der Beweglichkeit in Abhängigkeit von Rser für
einen typischen Kanalwiderstand am L = 30 nm Kurz-
kanaltransistor bei Vgs = 1 V und Vds = 50 mV. Be-
dingt durch die unterschiedlichen Steigungen ergeben
sich aus einem Serienwiderstand von z. B. 200± 10 Ω·
µm in Rser je nach Verfahren verschiedene systemati-
sche Fehler für die resultierende Beweglichkeit von 5 %
bzw. 15 % für µMR und µeff .
widerstandsverfahren gehen die Abmessungen des Kanals nur indirekt
über den Geometriefaktor kgm ein, siehe (5.3). Bei kurzen und wei-
ten Transistoren mit L  W ist kgm ≈ 1 und spielt faktisch kaum
eine Rolle. Nur bei Langkanaltransistoren gibt kgm eine wichtige Kor-
rektur zur Magnetowiderstandsbeweglichkeit. Allerdings ist diese dann
sehr genau bekannt, denn eine Unsicherheit bezüglich der effektiven
Kanallänge im Bereich weniger Nanometer erzeugt bei großen L kaum
Abweichungen in kgm. Wichtig für das Magnetowiderstandsverfahren
ist vor allem, dass zur Messung von Kurzkanalbeweglichkeiten Tran-
sistoren mit großen Weiten zur Verfügung stehen, sodass stets LW
gewährleistet werden kann. Dies ist in der Praxis mit entsprechenden
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Teststrukturen leicht zu gewährleisten. Anders liegt der Fall beim Split-
CV-Verfahren. Hier stellt die Berücksichtigung der tatsächlich elek-
trisch effektiven Kanallänge Leff = L − δL eine wesentliche Korrek-
tur dar, die gerade die kritische Kurzkanalbeweglichkeit beeinflusst.
Allgemein ist für die Bestimmung von µeff die Kenntnis der genauen
geometrischen Abmaße des Transistors erforderlich. Da diese wieder-
um aus statistischen oder systematischen Prozessschwankungen oder
Variationen von Bauteil zu Bauteil über den Wafer variieren, können
Messungen an einzelnen Transistoren stärker mit Fehlern behaftet sein.
Ist δL nicht genau bekannt, können sich so schnell sehr große Fehler
in µeff ergeben, da L direkt in die Beweglichkeit (3.8) eingeht. Dieser
Anfälligkeit kann durch eine hohe Statistik an vielen Transistoren ent-
gegen gewirkt werden. Die Tatsache, dass die hier angeführten Messun-
gen an einzelnen Transistoren sehr gut mit den Magnetowiderstandsda-
ten übereinstimmen liegt daran, dass es sich hier um eine sehr präzise
eingestellte und hinsichtlich der Prozessbedingungen in eng definierten
Grenzen entwickelte Technologie handelt. Es stellt sich heraus, dass die
effektive Beweglichkeit unter Berücksichtigung der genannten Korrek-
turen mit Annahmen in Rser und δL bei der gegebenen Technologie als
ein „gutes Maß“ für die Driftbeweglichkeit im linearen Operationsre-
gime (kleine Vds) gelten kann. Dass diese Aussage so getroffen werden
kann wird auch mit dadurch ermöglicht, dass die messtechnisch deut-
lich aufwändigere Magnetowiderstandsmethode hinsichtlich der Abso-
lutwerte einen guten Ankerpunkt liefert. Darüber hinaus ermöglicht
das MR Verfahren im Gegensatz zu den anderen Methoden die Un-
tersuchung des Sättigungsbereichs des Transistors. Abb. 5.26 stellt die
Ergebnisse aus den verschiedenen Verfahren im linearen Operationsbe-
reich mit Vds = 50 mV bei Vgs = 1 V für den nFET gegenüber. In der
linken Spalte des linken Graphs sind die MR Daten µMR gezeigt, die als
Anker- bzw. Referenzpunkt zur Bewertung der anderen Verfahren die-
nen. In der mittleren Spalte befinden sich die Split-CV-Beweglichkeiten
für verschiedene δL. Hierbei wird deutlich, dass die Kenntnis der effek-
tiven Kanallänge eine wichtige Rolle spielt, um zu korrekten Kurzkanal-
beweglichkeiten zu kommen. So werden die Daten aus unkorrigierten
Kurzkanaltransistoren mit δL = 0 deutlich überschätzt. Demgegen-
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ohne Rser und δL Korr.Rser korrigiert
gMR=1,1
a) b)
Abbildung 5.26: Beweglichkeiten aus den verschiedenen Methoden
des MR-, Split-CV- und Feldeffektverfahrens am
TPEN nFET unter linearen Operationsbedingungen
bei Vds = 50 mV, Vgs = 1 V im Vergleich: a) mit an-
gewandter Rser-Korrektur und Einfluss der effektiven
Kanallänge auf µeff , b) ohne Rser- und δL-Korrektur.
über führt die Annahme von 5 nm Unterdiffusion an Source und Drain
mit insgesamt δL = 10 nm auf 25 % zu niedrige Werte. Die korrekte
Lage der Beweglichkeiten für 3 nm Unterdiffusion bzw. δL = 6 nm be-
stätigt im Vergleich mit µMR, dass sowohl δL, als letztlich auch Rser
hinreichend genau bestimmt werden konnten, um zu präzisen Split-CV-
Beweglichkeiten µeff zu kommen. Der kleine Versatz zwischen µMR und
µeff ist dabei auf den Magnetowiderstands-Streufaktor γMR zurückzu-
führen. Er beträgt hier, genau wie bei den Langkanaltransistoren (vgl.
Tabelle 5.5) γMR = 1, 1. Der Beweglichkeits-roll-off der 4 kürzesten Ga-
telängen fällt beim Split-CV- und beim MR-Verfahren unter diesen Be-
dingungen gleich hoch aus, und beträgt bei Vgs = 1 V und Vds = 50 mv
etwa 1 cm2/(Vs · nm). Der Vollständigkeit halber sind in der rechten
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Spalte ergänzend noch die bereits Rser- und δL-korrigierten Feldeffekt-
beweglichkeiten gezeigt. Hier ergeben sich sowohl für die Kurz-, als auch
für die Langkanaltransistoren trotz der eingebrachten Korrekturen kei-
ne quantitativ aussagekräftigenWerte. µFE eignet sich daher bestenfalls
als Trendindikator, um in einer Fertigungsumgebung unter minimalem
Messaufwand festzustellen, ob bestimmte Prozesse einen positiven oder







Die Si-Nanodrahtproben wurden nach erfolgter Prozessierung im Ras-
terelektronenmikroskop untersucht. Dies diente sowohl der Lokalisation
potentiell funktionaler Transistorstrukturen, als auch der Bestimmung
der zugehörigen Kanallängen. Außerdem konnte so sichergestellt wer-
den, dass es sich um Einzeltransistoren mit beidseitig einsilizidierten
Source- und Drainanschlüssen handelt und nicht um mehrere Drähte in
Parallelschaltung. Abb. 6.1 zeigt exemplarisch den Transistor, an dem
die Untersuchung der Schottkybarrieren durchgeführt wurde. Die links
und rechts am Rand mit „Source“ und „Drain“ beschrifteten, großen
Nickelgebiete führen auf ca. 60µm breite Kontaktflächen für die elektri-
sche Kontaktierung der Struktur über Messnadeln. Gut sichtbar ist die
metallische NiSi2-Phase, welche sich beim Einsilizidieren des Nickels
aus den Source- und Drain-Reservoirgebieten in den Draht gebildet
hat. An den Übergangspunkten zum verbleibenden intrinsischen Silizi-
um des Kanals befinden sich die Source- und Drain-Schottkybarrieren.
Die durch die räumliche Separation der Barrieren gegebene Kanallän-
ge beträgt 500 nm.1 Das sourceseitig am eigentlichen Transistordraht
anliegende Nanodraht-Fragment hat auf die elektrischen Eigenschaf-
ten des Transistors keinen Einfluss, da es sich zum einen im Bereich
des Sourcekontakts mit metallischem NiSi2 Kern befindet, in dem das
1Berichtigter Wert gegenüber [97]. Da die Kanallänge nicht in die Auswertung
eingeht, bleiben die Aussagen hiervon unberührt.
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Abbildung 6.1: Rasterelektronenaufnahme des ab Kap. 6.2.2 diskutier-
ten SiNW Transistors mit aufgewachsener Oxidhülle
und Rückseitengate. Der Transistorkanal befindet sich
zwischen den beiden mit Pfeilen markierten Schottky-
übergängen, bzw. -barrieren.
Ferminiveau durch die Austrittsarbeit des Metalls und die angelegte
Spannung festgelegt sind. Zum anderen trennen die Oxidhüllen bei-
der Drähte die Kerne elektrisch voneinander. Sowohl der Draht, als
auch die Source- und Drain Nickelgebiete liegen auf einer 115 nm dicken
SiO2 -Schicht, welche als Gateoxid dient. Die Steuerung des Transistors
erfolgt über das Anlegen einer Rückseitengatespannung am Substrat.
Eine schematische, räumliche Darstellung des Probenaufbaus befindet
sich in Abb. 2.7.
6.2 Schaltverhalten
6.2.1 Hysterese
Ein idealer Nanodraht-Transistor mit Rückseitengate würde eine Trans-
fercharakteristik ähnlich der in Abb. 2.11 gezeigten Simulation aufwei-
sen. In der Realität zeigen sich jedoch aufgrund von parasitären Effek-
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ten Abweichungen von diesem idealen Verhalten, die im Wesentlichen
auf spontanen Ladungseinfang bzw. spontane Ladungsabgabe an Stör-
stellen im Halbleiter, an der Halbleiter/Oxid-Grenzfläche sowie an der
Oberfläche des Nanodrahts zurückzuführen sind [98]. Das Schaltverhal-
ten von Silizium-Nanodraht-Transistoren reagiert insbesondere sensitiv
auf Absorption und Desorption polarer Moleküle wie z. B. Wasser an
der Drahtoberfläche. Dies führt je nach den vorangegangenen Opera-
tionsbedingungen, insbesondere der jeweils angelegten Gatespannung
Vgs, während des Betriebs zu Verschiebungen des effektiven Feldes Veff
an den Schottkybarrieren. Hierüber verschiebt sich stetig die Einsatz-
spannung, wodurch es zur Ausbildung eines Hystereseverhaltens in den




















Abbildung 6.2: Strom-Spannungskennlinie Ids(Vgs) eines unpassivier-
ten SiNW Transistors bei 300 K. Die Oxiddicke zwi-
schen Rückseitengate und Nanodraht beträgt dox =
300 nm. Vgs wurde gemäß den Pfeilen im Schema
30 V ... − 30 V ... 30 V durchgestimmt, Vds = 500 mV.
Obwohl die Probe in situ ausgeheizt und gemessen wur-
de, tritt aufgrund der unpassivierten Oberfläche eine
sehr starke Hysterese auf.
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Durch kontrolliertes Aufwachsen einer definierten Oxidhülle um den
Draht wird eine Passivierung erreicht, die eine starke Reduktion des
Hystereseverhaltens bewirkt und dadurch einen wichtigen Schritt hin
zu einem klar definiertem Schaltverhalten darstellt. Die aufgewachsene
Oxidhülle sorgt für die elektrische Passivierung und trägt darüber hin-
aus eine kompressive Verspannung in den Nanodraht ein, welche radial
auf den Kern wirkt. Nach der Oxidation erfolgt ein Temperschritt un-
ter Formiergasatmosphäre, um ggf. noch vorhandene, freie ungesättigte
Bindungen zu passivieren. Die Details zur Prozessierung sind in Kap.
2.2.1 beschrieben. Die durch die Oxidhülle eingebrachte Passivierung
reduziert die Kennlinienverschiebung während einer Messung aufgrund
von Hystereseeffekten gegenüber unpassivierten Transistoren um über
80 %, vgl. dazu Abb. 6.2 mit Abb. 6.3.1 Letztere zeigt eine typische
Strom-Spannungs-Kennlinie des im folgenden untersuchten Nanodraht-
Transistortyps mit aufgewachsener Oxidhülle. Wird die Messung unter
Umgebungsbedingungen durchgeführt, zeigt sich noch eine leichte Hys-
terese, die im Wesentlichen auf adsorbierte Moleküle an der Oberfläche
der Hülle zurückzuführen ist [99]. Diese können durch Ausheizen der
Probe im Vakuum leicht entfernt werden (Abb. 6.3).
6.2.2 Transfer- und Ausgangskennlinien
Auch wenn durch die im vorangegangenen Abschnitt beschriebenen
Maßnahmen die Hysterese beinahe vollkommen eliminiert werden konn-
te, zeigte das Kennlinienspektrum des untersuchten SiNW-Transistors
eine konstante Verschiebung um ca. 1, 3 V hin zu negativen Vgs-Werten.
Diese Verschiebung blieb gleich über alle verwendeten Drain-Source-
Spannungen und Temperaturen. Ein solches Verhalten kann durch eine
ungewollte Aufladung von Störstellen, z.B durch elektrische Messung
oder Untersuchungen im Rasterelektronenmikroskop, sowie durch wäh-
rend der Prozessierung eingebaute, feste Ladung zustande kommen. Die
Ladungen können sich dabei an der Grenzfläche zwischen Siliziumkern
1Obwohl es sich in beiden Grafiken um Proben mit unterschiedlicher Ga-
teoxiddicke handelt, sind die vertikalen Felder im dargestellten Vgs-Bereich in et-
wa vergleichbar: Egs,1 ≈ Vgs,1/dox,1 = 30 V/300 nm = 1 MV/cm (Abb. 6.2),















Abbildung 6.3: Transferkennlinien Ids(Vgs) eines passivierten Si-
Nanodraht-Transistors mit aufgewachsener Oxidhülle
bei 300 K: ex situ nach Prozessierung und in situ nach
Ausheizen für 1 h bei 390 K im Vakuum. Vgs wurde
von −20 V ... + 20 V ... − 20 V durchgestimmt, dox =
200 nm. Hysterese und „Linksverschiebung“ des gesam-
ten Spektrums konnten durch den Ausheizschritt im
Wesentlichen beseitigt werden.
und Oxidhülle, innerhalb der Gateoxide, oder auf dem Draht befinden.
Diesem Verhalten wird mit der Konstante c in (2.32) Rechnung getra-
gen. Die Kennlinien wurden für die weitere Auswertung um den Versatz
von 1, 3 V zurückgeschoben, um eine Zentrierung des ambipolaren Ver-
haltens um Vgs = 0 V zu erreichen. Da die Anstiege der nFET- und
pFET-Äste nicht gleich stark sind und auf der Probe keine Topgates
zur Verfügung standen, konnte die Bestimmung des richtigen Versatzes
nur ungefähr erfolgen. Es sei jedoch angemerkt, dass auch Kennlini-
en, die augenscheinlich „zentriert“ zu sein scheinen, leicht verschoben
sein können. Eine Bestimmung der Barrierenhöhen aus dem Achsen-
abschnitt des thermionischen Anstiegs (2.35) ist daher grundsätzlich
123
6 Ergebnisse der Untersuchungen an SiNW Transistoren
schwierig, selbst wenn der thermionische Bereich eindeutig identifiziert
werden kann. Die (Rück-) Verschiebung der Kennlinien beeinflusst hin-
gegen nicht die Berechnung der effektiven Barrierenhöhen nach der hier
gezeigten Methode. Die im Folgenden diskutierten Daten wurden alle
an dem einzelnen SiNW Transistor mit aufgewachsener Oxidhülle aus
Abb. 6.1 gemessen.
Abbildung 6.4 zeigt die Transferkennlinien bei 300 K für verschiedene
Vds in halblogarithmischer Darstellung, wobei der „Rauschbereich“ mit
sehr geringen Strömen zwischen den pFET und nFET Kennlinienäs-
ten zugunsten der Übersichtlichkeit herausgeschnitten wurde. Es fällt
auf, dass der charakteristische Knick am Übergang zwischen thermioni-
scher Emission und Tunneln in der ambipolaren Kennlinienschar nicht
sichtbar wird. Wie in der Simulation in Abb. 2.11 gezeigt, wird dieser
Übergangspunkt leicht durch zum jeweils anderen Ast gehörende Tun-
nelströme maskiert. Der pFET zeigt ein steileres Einschaltverhalten als
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Abbildung 6.4: Strom-Spannungs-Kennlinien Ids(Vgs) des undotierten
SiNW Transistors aus Abb. 6.1 mit Oxidhülle und
Rückseitengate bei 300 K für verschiedene Vds
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weitere, für den Transistor wichtige Charakteristik ist das in Abb. 6.5
für kleine Vds dargestellte Ausgangsverhalten Ids(Vds) bei festem Vgs.
Im Vergleich zur linearen MOSFET-Ausgangscharakteristik bei klei-
nen Vds zeigt der Si-Nanodraht-Transistor grundsätzlich einen „supra-
linearen“, also weniger steilen Anstieg. Dieses Verhalten kann auf die
Energiebarrieren an Source und Drain zurückgeführt werden, welche
trotz des „geöffneten“ Gates (Vgs < Vth,pF) im Kanal vorhanden sind.
Der Strompfad im MOSFET-Kanal weist hingegen keine Energiebarrie-
re auf und ermöglicht somit im unteren Bereich der Ausgangskennlinie
höhere Ströme, wobei der Anstieg über das Ohm’sche Gesetz linear er-
folgt. Im Nanodraht-Transistor werden die Barrieren nach (2.32) mit
steigendem Vds schmäler. Wie später erläutert wird, steigt dabei die
Tunnelwahrscheinlichkeit exponentiell an, wodurch es zu einem dioden-
artigen Anstiegsverhalten kommt. Im Hinblick auf Schaltungsentwürfe
wirkt sich diese Eigenschaft ungünstig aus. Werden zwei Transistoren in
Serie betrieben, vermindert die Nichtlinearität ein effektives Umladen
des Potentials zwischen den Transistoren und erhöht somit die erfor-
derlichen Schaltzeiten. Aus einem Vergleich verschiedener Nanodraht-
Geometrien ergibt sich für dünnere Drähte eine stärkere Linearität im
Ausgangsverhalten [100]. Eine weitere Linearisierung kann durch bes-
sere Gatekopplung erreicht werden, z. B. durch die Verwendung von
dünneren Oxiden und Topgate-Elektroden. Letztere werden nachträg-
lich von oben z.B. über die Schottkybarrieren aufgebracht und legen
sich um den Draht. Hierdurch wirkt das elektrische Feld des Gates von
(fast) allen Seiten auf den Draht und nicht nur aus einer Richtung wie
beim Rückseitengate. Die Verbesserung der Feldeinkopplung führt zu
einer stärkeren Bandverbiegung im Silizium durch die angelegten exter-
nen Spannungen. Die räumliche Ausdehnung der Bandverbiegung spielt
sich dabei im Bereich der „Screening-Länge“, auch „natürliche Länge“ λ
genannt, ab [101]. Bei kleineren Werten λ wird die Breite der Energieb-
arrieren reduziert und das Tunneln nimmt zu. In Bereichen, in denen die
Barrierenbreite (bzw. λ) die Tunnellänge von Elektronen in Si erreicht,
liegt die Tunnelwahrscheinlichkeit bei Ihrem Maximalwert t̃ = 1. Hier
führt eine weitere Reduktion der Barrierenbreite, wie sie z. B. durch hö-
heres Vds erreicht werden kann, nicht zu einer größeren Transparenz der
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Barriere, wodurch die Ausgangskennlinie Ids(Vds) linearisiert wird. Dies
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Abbildung 6.5: Strom-Spannungskennlinien Ids(Vds) des untersuchten
SiNW Transistors aus Abb. 6.1 für verschiedene Vgs im
pFET Bereich, T = 300 K.
6.2.3 Mikroskopisches Modell zum Verständnis der
Temperaturabhängigkeit des Drainstroms
Da gängige Modelle wie [102] die Temperaturabhängigkeit des Drain-
stroms im Tunnelregime nur mit starken Einschränkungen erklären,
wurde die nachfolgende Betrachtung entwickelt. Sie veranschaulicht
dabei vor allem den sonst vernachlässigten Aspekt, dass der Tunnel-
beitrag maßgeblich für die Temperaturabhängigkeit des Drainstroms
bei festem Vgs und Vds verantwortlich ist. Ein genaues, quantitatives
Modell des Systems stellt ein sehr schwieriges und umfangreiches Un-
terfangen dar. Daher soll an dieser Stelle stattdessen ein einfacher, em-
pirischer Ansatz diskutiert werden, welcher die maßgeblichen physi-
kalischen Aspekte wiedergibt und die Temperaturabhängigkeit sowie
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das Strom-Spannungsverhalten qualitativ erklärt. Hierzu ist es ausrei-
chend, einen eindimensionalen Stromtransport über die Barriere zu be-
trachten. Unter den weiteren Annahmen konstanter Zustandsdichten in
Metall und Halbleiter stammt die hauptsächliche Temperaturabhängig-
keit des Tunnelstroms aus dem Energieintegral
∫
f(ε, T )t̃(ε)dε, wobei
f(ε, T ) die Fermi-Dirac-Verteilung der Elektronen im Metall
f(ε,T ) =
1
1 + e(ε−εF)/kBT (6.1)
und






die Tunnelwahrscheinlichkeit aus (2.36) darstellt. Abbildung 6.6 zeigt
das Ergebnis einer groben Berechnung der analytischen Ausdrücke
f(ε, T ) und t̃(ε, E), sowie das Produkt f(ε, T ) · t̃(ε, E) für niedrige und
hohe Temperaturen, a) für eine „breite“ und b) für eine „schmale“ Bar-
riere. Das Modell berücksichtigt ebenfalls den Strombeitrag aufgrund
von thermionischer Emission. Dies geschieht dadurch, dass die Tun-
nelwahrscheinlichkeit t̃(ε, E) = 1 gesetzt ist für alle Elektronen, deren
Energie oberhalb des (konstanten) Barrieremaximums liegt, also mit
ε > φB. Im Fall einer „breiten“ Barriere liefern die Elektronen mit
Energien leicht unterhalb des Barrieremaximums φB den Hauptbeitrag
zum Tunnel- wie auch Gesamtstrom – und zwar sowohl bei niedrigen,
als auch bei hohen Temperaturen. Allerdings ergibt sich in Bezug auf
den Gesamtstrom bei hohen Temperaturen ein höherer Beitrag durch
thermionische Emission als bei niedrigen (vgl. hierzu in Abb. 6.6a die
roten und blauen Temperaturkurven im rein thermionischen Bereich,
oberhalb von ε > 0, 5 eV). Hieraus ergibt sich eine starke Temperatu-
rabhängigkeit des Energieintegrals
∫
f(ε, T ) · t̃(ε, E)dε und damit des
Gesamtstroms. Im Fall einer „schmalen“ Barriere dagegen ist diese Ab-
nahme des Gesamtstroms mit der Temperatur weniger ausgeprägt, da
das Maximum des Produkts f(ε, T ) · t̃(ε, E) energetisch weit unterhalb
des Barrieremaximums φB und damit näher am Ferminiveau εF liegt.
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Abbildung 6.6: Einfaches, analytisches Modell zum Verständnis des
Tunnelstroms durch eine dreieckige Barriere am Bei-
spiel von Elektroneninjektion am sourceseitigen Schott-
kykontakt. Von links nach rechts skizziert sind die
Fermi-Dirac-Verteilung f(ε, T ) der Elektronen im Me-
tall, das lokale, feldabhängige Barrierepotential φ(x),
die energieabhängige Tunnelwahrscheinlichkeit t̃(ε, E)
sowie das Produkt f(ε, T ) · t̃(ε, E) im Fall niedriger
(blau) und hoher (rot) Temperaturen, für a) eine „brei-
te“ und b) eine „schmale“ Barriere. Die Lage des Fer-
miniveaus dient als Referenzpunkt auf der Energie-
bzw. Potentialachse, die Höhe der Schottky Barriere für
Elektronen wurde willkürlich bei φB = 0, 5 eV gewählt.
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Hier dominiert der Tunnelstrom den Gesamtstrom. Das Energieinte-
gral über f(ε, T ) · t̃(ε, E), welches den Gesamtstrom bestimmt, zeigt
eine geringere Temperaturabhängigkeit als im Fall einer „breiten“ Bar-
riere. Dieses Tunnelregime mit schwächerer Temperaturabhängigkeit
wird in der Literatur häufig als Bereich der Feldemission bezeichnet,
wobei der Tunnelmechanismus dem im MOSFET bekannten Fowler-
Nordheim Tunneln ähnelt. Die schwache Temperaturverteilung wird
durch die dünner werdende Barriere für höhere Energien verursacht.
Um die Temperaturabhängigkeit des Gesamtdrainstroms zu beschrei-
ben, kann der Ansatz






im Sinne einer Energieaktivierung des Gesamtsystems verwendet wer-
den. Hierbei stellt φeff(Vgs, Vds) eine phänomenologische, effektive Ener-
giebarriere dar, welche durch externe elektrische Felder moduliert wird.
φeff kann dabei als Aktivierungsenergie des gesamten Systems aufge-
fasst werden. Sie soll als Maß dienen, um die verschiedenen Stromme-
chanismen voneinander zu differenzieren. Der Vorfaktor T 2 gilt für ein
dreidimensionales Modell, welches alle drei Raumkomponenten der La-
dungsträgergeschwindigkeit berücksichtig. Im hier untersuchten Tem-
peraturbereich führt dieser jedoch im Vergleich zum Exponentialterm
in (6.2) nur zu einer vernachlässigbar kleinen Temperaturabhängigkeit
von Ids. Generell gilt, dass je größer φeff(Vgs, Vds) wird, desto stärker
fällt die Temperaturabhängigkeit von Ids für eine feste Spannungsein-
stellung aus. Im Unterschwellstrombereich ist die Temperaturabhängig-
keit von Ids am stärksten.
Wie bereits erwähnt, wurden zur einfachen Beschreibung des ther-
misch aktivierten Tunnelstroms in Schottkybarrieren FETs in der Li-
teratur auch alternative Modelle vorgeschlagen. So wird dieser Prozess
im Modell von Knoch et al. [102] durch thermionische Emission über
eine fiktive Barrierenhöhe beschrieben, die ebenfalls „effektive Barrie-
renhöhe“ genannt wird. Thermisch angeregte, Fermi-Dirac-verteilte La-
dungsträger mit Energien über dieser effektiven Barrierenhöhe tunneln
mit einer Wahrscheinlichkeit von t̃ = 1 durch den ausgedünnten „obe-
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ren“ Teil der Barriere. Die effektive Barrierenhöhe wird dabei an dem
Punkt festgesetzt, an dem die Barrierenbreite d(ε) kleiner der Tunnel-
distanz in Si dt−Si = 3, 6 nm wird. Für Energien unter φeff wird die
Tunnelwahrscheinlichkeit t̃(ε) diskret auf Null gesetzt. Durch diese An-
nahme schließt das Modell aus, dass Ladungsträger unterhalb φeff zur
Leitung beitragen. Im Gegensatz dazu berücksichtigt das in dieser Ar-
beit entwickelte Modell die energetischen Beiträge unterhalb φeff . Im
Fall einer dünnen Barriere ist die Tunnelwahrscheinlichkeit einzelner
Elektronen tatsächlich t̃(ε) 1 für die stromtragenden elektronischen
Zustände, aber es ist die Gewichtung mit der Fermiverteilung f(ε, T ),
die diese wichtigen Energieniveaus auswählt. Somit berücksichtigt der
hier vorgestellte Ansatz die natürliche Temperaturabhängigkeit des In-
tegrals
∫
f(ε, T ) · t̃(ε) dε und reduziert den Leitungsmechanismus nicht
auf ein starres Übergangskriterium zwischen t̃(ε) = 1 und t̃(ε) = 0. Der
Unterschied zwischen beiden Modellen zeigt sich dabei nicht in der phä-
nomenologischen Beschreibung der Temperaturabhängigkeit über eine
effektive Barrierenhöhe, sondern kommt vor allem in der mikroskopi-
schen Interpretation der extrahierten Barrierenhöhen φeff zum Tragen.
6.3 Extraktion der Schottkybarriere
6.3.1 Temperaturabhängigkeit der Transferkennlinien
Der untersuchte SiNW Transistor wurde im Temperaturbereich zwi-
schen 280 K und 300 K unter Vakuum gemessen. Abb. 6.7 zeigt die
Temperaturabhängigkeit der Transfercharakteristik bei Vds = 50 mV in
linearer (Abb. 6.7a) und halblogarithmischer (Abb. 6.7b) Darstellung.
Wie von der Simulation vorhergesagt, sind Tunnelströme dominant und
der rein thermionische Bereich in den Kennlinien nicht identifizierbar.
Außerdem ist sichtbar, wie höhere Temperaturen auch in diesem durch
Tunnelstrom dominierten System zu einer starken Zunahme des Drain-
stroms führen. Dieses Verhalten kann im Kontext des in Abschnitt 6.2.3
entwickelten Modells erklärt werden. Die Bestimmung von Vth,pF und
Vth,nF erfolgte durch lineare Extrapolation der Kennlinien auf Ids = 0 V
und ergab Werte um ±4, 5 V (Abb. 6.7a).
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Abbildung 6.7: Drainstrom Ids in Abhängigkeit der Gatespannung Vgs
bei Vds = 50 mV für verschiedene Temperaturen a) in
linearer und b) in halblogarithmischer Darstellung. Die
Pfeile ’a’ und ’b’ markieren die Positionen der zugehö-
rigen Schnitte durch die Messdaten in 6.8.
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6.3.2 Einfluss externer Felder auf die effektive
Barrierenhöhe
Um den in Abb. 6.7 stattfindenden Prozess der thermischen Aktivie-
rung zu analysieren und ein tieferes Verständnis des Transports durch
die Schottkybarrieren des Nanodrahts zu erlangen, werden phänome-
nologische, effektive Barrierenhöhen φeff über einen weiten Bereich von
Vds und Vgs extrahiert. Hierzu dient der folgende, aus (6.2) abgeleitete
Ausdruck für die effektive Barriere,
φeff(Vgs, Vds) = −kB
d[ln(Ids/T 2)]
d(1/T ) . (6.3)
Dieser Ansatz macht die Barrierenextraktion robuster gegen sporadi-
sche, laterale Verschiebungen der zugrundeliegenden Transferkennlinien
Ids(Vgs), wie sie z. B. durch Ladungseinfang zustande kommen können.
Basierend auf (6.3) können die temperaturabhängigen Drainströme
halblogarithmisch als Ids/T 2 über 1000/T aufgetragen werden. Ein
solcher Arrhenius-Graph ist für die pFET-Seite des Kennlinienfelds
in Abb. 6.8 dargestellt. Dabei entsprechen die Datenpunkte in den
Schnitten ’a’ und ’b’ in Abb. 6.7 den entsprechend markierten Linien
in Abb. 6.8. Durch identische Verarbeitung der temperaturabhängigen
Transferkennlinien bei anderen Vds ergibt sich so die Gesamtheit der
Datenpunkte in Abb. 6.8. Aus den Steigungen der sich im Arrhenius-
Graph ergebenden Geraden kann die Barrierenhöhe φeff berechnet
werden. Die Analyse wird hier auf zwei besondere Gatespannungen
begrenzt: einen mit ’a’ gekennzeichneten AN-Zustand bei Vgs = −6 V,
sowie einen mit ’b’ gekennzeichneten AUS-Zustand im noch nicht
durch Elektronentransport dominierten pFET Unterschwellbereich bei
Vgs = −2 V. Wie für einen Schottky-FET zu erwarten zeigt sich, dass
die Temperaturabhängigkeit im Unterschwellbereich am stärksten aus-
geprägt ist (siehe untere Kurvenschar in Abb. 6.8). Nichtsdestotrotz
kann auch in den meisten zum AN-Zustand gehörenden Kurven eine
signifikante Temperaturabhängigkeit beobachtet werden (obere Kur-
venschar in Abb. 6.8).
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Darüber hinaus wird sichtbar, dass die Temperaturabhängigkeit mit
zunehmendem Vds abnimmt. Für die höchsten anliegenden Potentiale




















































Abbildung 6.8: Arrhenius Graph (Ids/T 2 über 1000/T ) für Vgs = −2 V
und Vgs = −6 V auf der pFET-Seite des temperaturab-
hängigen Ids(Vgs) Datensatzes. Die Punkte auf den Ge-
raden ’a’ und ’b’ entsprechen den Messpunkten entlang
der eingetragenen Pfeile in 6.7. Mit steigenden Werten
für Vds und |Vgs| reduziert sich die effektive Barriere,
wie aus der Abnahme der Steigungen zwischen den Ge-
raden b− a und a− a# ersichtlich wird.
1Es sei angemerkt, dass aufgrund der Symmetrie der Banddiagramme für nega-
tives und positives Vds am Nanodraht-Transistor zwar die Richtung, nicht aber
die Höhe von Ids durch das Vorzeichen der Drainspannung beeinflusst werden.
Elektronen- und Löchertransport lassen sich daher grundsätzlich mit der gleichen
Drainspannung untersuchen. Dies steht in starkem Gegensatz zum MOSFET, bei
dem das Vorzeichen der Drainspannung sowohl das Verhalten der Drain-Substrat-
Diode, als auch – über den Overdrive – die Kanalladung beeinflusst.
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Im nächsten Schritt können aus den Steigungen nach (6.3) die je-
weiligen effektiven Barrierenhöhen bestimmt werden. Durch analoge
Anwendung dieses Verfahrens auf der nFET-Seite der Transferkennli-
nien bei Vgs = 2 V und Vgs = 6 V ergibt sich das für Elektronen- und


























φ Vg =2V: sub-Vth
Vg =6V: AN-Zustand
Abbildung 6.9: Effektive Barrierenhöhe φeff in Abhängigkeit der Drain-
spannung im Unterschwellbereich „sub-Vth“ bei |Vgs| =
2 V und im AN-Zustand bei |Vgs| = 6 V. Während
im sub-Vth-Bereich thermionische Emission und Tun-
neln vorherrschen, ist der Injektionsmechanismus im
AN-Zustand durch reines Tunneln bestimmt. Auch
wenn sich der Transistor bei |Vgs| = konst. in ähnli-
chen Operationsbedingungen befindet, können die ex-
trahierten Barrieren für Elektronen und Löcher auf-
grund der Unsicherheiten in der Zentrierung der Strom-
Spannungskennlinien nicht direkt verglichen werden.
Es zeigt sich, dass φeff in der Tat stark von den angelegten Spannun-
gen abhängt. In Übereinstimmung mit dem Modell aus Abschnitt 6.2.3
ist φeff für Elektronen und Löcher im Unterschwellbereich (b) viel grö-
ßer, als im AN-Zustand (a). Auch wenn der rein thermionische Bereich
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in der ambipolaren Transferkennlinie nicht zugänglich ist, sollten die
effektiven Barrierehöhen im Grenzfall weiter Tunnelbarrieren zu den
physikalischen Schottkybarrieren streben, da die Ladungen, die haupt-
sächlich zum Stromfluss beitragen, Energien nahe dem Barrieremaxi-
mum haben, vgl. 6.6a. Im unteren Unterschwellbereich mit |Vgs|  |Vth|
gilt daher für kleine Drainspannungen Vds
φeff(Vgs → 0, Vds → 0) ≈ φB (6.4)
Im in Abb. 6.9 gezeigten Unterschwellbereich (|Vgs| = 2 V) ist bei hohen
Vds die effektive Barriere zunächst beinahe konstant. Mit sinkendem
Vds nimmt φeff unter Vds = 0, 5 V zu. Diese Zunahme deutet darauf
hin, dass mit kleinem Vds die Barriere auf der Extraktionsseite relevant
wird. Abb. 6.10 skizziert die Banddiagramme eines Schottkytransistors














Abbildung 6.10: Schematische Banddiagramme eines SiNW Schottky-
Transistors mit Rückseitengate für a) qVds < φB und
b) qVds > φB . Strompfade für thermionische Emission
und Tunneln sind mit 1 bzw. 2 gekennzeichnet. Im Fal-
le rein thermionischer Emission kann die drainseitige
Barriere vernachlässigt werden, da aufgrund der Ein-
kristallinität des Nanodrahts die sourceseitig injizieren
Ladungsträger fast keinen energetischen Relaxationen
bzw. Streuverlusten unterliegen.
Hierbei wird ersichtlich, dass bei Operation im Tunnelregime und
mit qVds < φB grundsätzlich auch die Ladungsträgerextraktion über die
Barriere an der Drainseite in Betracht gezogen werden muss (Strompfad
2O in Abb. 6.10a). Im rein thermionischen Regime, in dem die Tunnelpfa-
de unterdrückt werden und nur der Strompfad 1O zum Tragen kommt
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(AUS-Zustand), kann die Barriere auf der Extraktionsseite dagegen
vernachlässigt werden. Bei hinreichend großem Vds gilt dies auch für
den AN-Zustand, da die durch Tunneln injizierten Ladungsträger 2O an
Drain keine Barriere erfahren (Abb. 6.10b). Im AN-Zustand herrscht,
bedingt durch die hohe Gatespannung, eine hohe Bandverbiegung an
den Barrieren, und die Tunnelwahrscheinlichkeit t̃ erhöht sich stark im
Vergleich zum Sub-Vth-Fall. Bei gleichzeitig hohen Vds kann kaum noch
eine Barriere nachgewiesen werden (vgl. Abb. 6.9). Reduziert man nun
jedoch die Drainspannung, steigt φeff wieder leicht an. Dies liegt daran,
dass die Barriere auf der Extraktionsseite an Bedeutung gewinnt.
6.4 Zusammenfassung der Ergebnisse an
SiNW Transistoren
In dieser Arbeit wurde das Schaltverhalten nominell undotierter Silizi-
um Nanodraht Feldeffekttransistoren mit Ni-silizidierten Source/Drain-
Kontakten und Rückseitengate untersucht. Diese Transistoren haben
jeweils an Source und an Drain eine Schottkybarriere im Leitungs-
kanal. Daraus ergibt sich ein ambipolares Schaltverhalten, welches
die Möglichkeit eröffnet, Elektronen- und Löcherleitung am selben
Bauelement zu studieren. Mit Hilfe temperaturabhängiger Messungen
der Transferkennlinien unter verschiedenen Gate-Source- und Drain-
Source-Spannungen konnten effektive Barrierenhöhen bestimmt wer-
den. Diese lassen sich im Rahmen eines einfachen Modells qualitativ
verstehen, welches das Tunneln von Ladungsträgern über eine Schott-
kybarriere beschreibt. Die effektive Barrierenhöhe kann dabei im Sinne
einer Aktivierungsenergie für das gesamte System aufgefasst werden. Es
zeigt sich, dass die Barrieren auch im AN-Bereich des Transistors noch
eine Rolle spielen. Insbesondere ist dabei nicht nur die Barriere auf der
Injektionsseite, sondern auch die Barriere an der Extraktionsseite der
Ladungsträger in Betracht zu ziehen. Dies hat wichtige Implikationen




Die vorliegende Arbeit widmet sich der Untersuchung verschiede-
ner Aspekte des elektronischen Transports in State-of-the-Art MOS-
FETs einer planaren 28 nm HKMG Technologie, sowie von Silizium-
Nanodraht- Transistoren als möglichen Bausteinen für zukünftige, neu-
artige Anwendungen. Dabei liegt der Schwerpunkt auf Seite der MOS-
FETs auf der Untersuchung der Ladungsträgerbeweglichkeit. Diese
nimmt im Zuge der fortschreitenden Skalierung der Bauelemente dras-
tisch ab und hat sich so in den letzten Jahren zunehmend zu einem für
das Leistungsverhalten des Transistors limitierenden Faktor entwickelt.
Aus diesem Grund wird in dieser Arbeit die auf dem geometrischen
Magnetowiderstands- Effekt beruhende Magnetowiderstands- Beweg-
lichkeit µMR untersucht. Diese Methode hat gegenüber den konventio-
nellen, auf Kapazitäts- Spannungs- Messungen beruhenden Verfahren,
verschiedene Stärken. So muss die genaue, elektrisch effektive Kanallän-
ge nicht bekannt sein und die Abhängigkeit von Anschlusswiderständen
fällt deutlich geringer aus, als z.B. bei der „effektiven Beweglichkeit“,
µeff . Die Magnetowiderstands- Beweglichkeit ist damit potentiell ge-
nauer. Sie bietet somit die Möglichkeit, als Referenzpunkt für µeff zu
dienen und dieser zugrunde liegende Annahmen implizit zu verifizieren.
Darüber hinaus eröffnet das µMR- Verfahren die Möglichkeit, das Sätti-
gungsregime bei hohen Drain-Source-Spannungen zu untersuchen, wel-
ches mit anderen Methoden nicht zugänglich ist. Aufgrund der geringen
Beweglichkeiten heutiger Kurzkanaltransistoren mit typischen Werten
unter 150 cm2/Vs sind für die Messung des MR Effekts jedoch sehr hohe
Magnetfeldstärken um 14 T erforderlich. Die Messungen können somit
nicht auf Waferebene [103] durchgeführt werden, sondern erfordern das
Bonden einzelner Strukturen in Chipgehäuse, welche anschließend in
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einem Hochfeld- Kryostatsystem gemessen werden.1 Hierfür wurde im
Rahmen dieser Arbeit eine nichtmagnetische und temperaturbestän-
dige Probenhalterung entwickelt. Diese ermöglicht in Verbindung mit
dem Chipgehäuse und einem angepassten Bondschema eine mehrfache
Ausnutzung der im Magnetsystem begrenzten Probenkontakte. Als be-
sondere experimentelle Herausforderung erwies sich der Aufbau einer
über den gesamten Prozess der Probenerstellung und -charakterisierung
durchgängig sicheren Verfahrensweise zum Schutz der empfindlichen,
gebondeten Einzeltransistoren vor elektrostatischer Entladung.
Zur präzisen Bestimmung von µMR wird eine Formel für gleichzei-
tige Serienwiderstands- und Geometriekorrekturen hergeleitet und de-
ren Einfluss auf die extrahierte Beweglichkeit anhand der Messdaten
analysiert. Hierbei zeigt sich, dass die Geometriekorrektur nur für den
Langkanaltransistor mit W/L = 1 relevant ist, während die Serienwi-
derstandskorrektur bei den Kurzkanaltransistoren wichtig ist. Es zeigt
sich, dass Unsicherheiten im zugrundeliegenden Serienwiderstand auf
µMR einen deutlich geringeren Einfluss haben, als auf µeff . Mit der Un-
tersuchung von Elektronen- und Löcherbeweglichkeiten an Transisto-
ren von bis zu 30 nm Gatelänge vom linearen Operationsbereich bis ins
Sättigungsregime beleuchtet die vorliegende Arbeit einen Bereich, der
in vorhergehenden Arbeiten bisher nicht zugänglich war [93, 104, 105].
Der Abgleich mit Berechnungen der Ladungsträger- Geschwindigkeiten
und mit TCAD Bauelementesimulationen hilft dabei, zu einem tieferen
Verständnis der Beweglichkeit im Sättigungsregime zu kommen.
Ein weiterer Abschnitt befasst sich mit dem Einfluss der Stressor-
technologie auf die Beweglichkeit. Mit Hilfe von µeff wird dabei der
Einfluss einer kleiner werdenden Kanallänge auf die Beweglichkeit un-
tersucht. Dabei wird das Gegenspiel zwischen Beweglichkeitsverbesse-
rungen aufgrund stärker einkoppelnder Kanalverspannung und Beweg-
lichkeitsverschlechterungen durch zunehmende Kurzkanaleffekte sicht-
bar. Zum Abschluss zeigt ein Vergleich der verschiedenen Methoden zur
1Prinzipiell kann die Beweglichkeit auch über den Halleffekt bei niedrigeren
Feldern gemessen werden. Dies erfordert allerdings im Gegensatz zum MR- Ver-
fahren spezielle Teststrukturen mit einem Potentialabgriff im Kanal, wodurch eine
Charakterisierung an Kurzkanaltransistoren nicht möglich ist.
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Bestimmung der Ladungsträgerbeweglichkeit Limitierungen und Stär-
ken der jeweiligen Verfahren auf.
Der zweite Teil der Arbeit beschäftigt sich mit dem elektroni-
schen Transport an Si- Nanodraht Transistoren mit Nickel-silizidierten
Source/Drain-Schottkykontakten und Rückseitengate. Diese weisen ein
ambipolares Schaltverhalten auf und ermöglichen so die Untersuchung
von Elektronen- und Löchertransport am gleichen Bauelement. Es zeigt
sich, dass das eine unter definierten Prozessbedingungen aufgewachsene
Oxidhülle um den Draht wesentlich dafür ist, ein hysteresearmes und
damit präzises, reproduzierbares Schaltverhalten zu erreichen. Weitere
Verbesserungen der Schalteigenschaften können durch Ausheizen und
Messen der Probe im Vakuum erreicht werden. Zur Untersuchung des
elektronischen Transportverhaltens wird die Temperaturabhängigkeit
des Source/Drain-Stroms im Rahmen spannungsabhängiger, effektiver
Energiebarrieren φeff betrachtet. Dabei zeigt sich, dass die Tempera-
turabhängigkeit des Tunnelstroms nicht nur für den Unterschwellbe-
reich wichtig ist, sondern auch für den AN- Zustand. Darüber hinaus
liegen die effektiven Barrieren für Elektronen und Löcher bei kleinen
Gate- und Drain-Source-Spannungen in der Größenordnung der physi-
kalischen Schottkybarriere des NiSi2-Si Übergangs. Für kleine Drain-
Source-Spannungen kann eine Zunahme von φeff beobachtet werden,
und zwar sowohl im Unterschwellbereich, als auch im AN- Zustand des
Transistors. Dies zeigt, dass an Si-Nanodraht Transistoren mit Schott-
kykontakten nicht nur die Barriere an der Injektionsseite der Ladungs-
träger, sondern auch die auf der Extraktionsseite von elementarer Be-






A.1 Banddiagramme der MOS-Struktur
Abb. A.1 zeigt die Banddiagramme im vertikalen Schnitt durch den
Kondensatorstapel – beispielhaft an einer nMOS Struktur mit p-
Silizium und SiO2 als Gateoxid – für verschiedene Spannungsfälle. Ei-
ne negatives Gatepotential führt im Silizium zu einer Bandverbiegung
„nach oben“ (Abb. A.1b). An der Grenzfläche zum SiO2 sammeln sich
daher Löcher aus dem p-dotierten Substrat. Die Kapazität der Struk-
tur wird maximal (vgl. Abb. 3.1), da die gesamte Spannung über dem
SiO2 abfällt, ähnlich einem Plattenkondensator mit geringem Platten-
abstand. Mit steigendem Vg werden die Löcher von der Grenzfläche
weggeschoben (Abb. A.1c) und die Kapazität nimmt ab – das Sub-
strat geht in die Verarmung. Wird bei sehr kleinen Frequenzen (unter
1 Hz) gemessen, so können Elektron-Loch-Paare, die sich durch spon-
tane Generation im Halbleiter bilden, aufgrund des hohen Feldes ge-
trennt werden, sodass es zu keiner direkten Rekombination kommt.
Diese Elektronen sammeln sich mit zunehmendem Vg an der Grenzflä-
che, wodurch der p-dotierte Halbleiter „invertiert“ wird (Abb. A.1d).
Die Kapazität nimmt wieder ihren maximalen Wert an. Im MOSFET
kann dieser Ladungsanteil trotz der üblicherweise hohen verwendeten
Frequenzen (10 kHz - 1 MHz) gemessen werden, da die benötigten Elek-
tronen von den Source/Drain-Gebieten zur Verfügung gestellt werden
(Cga in Abb. 3.1). Misst man die Kapazität am MOSFET dagegen nur
zwischen Gate und Substrat, können die wenigen, spontan generierten
Ladungsträger dem Feld nicht folgen und es zeigt sich statt des erneu-
ten Anstiegs eine weitere Abnahme der Kapazität für hohe Vg, siehe
Cgb in Abb. 3.1 (tiefe Verarmung).
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Abbildung A.1: Banddiagramme einer nFET MOS-Gatestruktur mit
p-Silizium (links) und entsprechende räumliche La-
dungsverteilungen (rechts) nach [30] und [31] für ver-
schiedene Spannungsfälle: a) Flachbachfall, b) Akku-






Die in Abschnitt 3.1.3 beschriebene Routine zur Messung der Magne-
towiderstandsbeweglichkeit legt bei jeder Messung eine Textdatei mit
den gemessenen Stromwerten an Source und Drain sowie den dazugehö-
rigen Zeitstempeln an. Da sich wie in Abb. 3.3b) illustriert fortlaufend
dieselben 6 Spannungseinstellungen wiederholen, gehört jeder sechste
Messwert zu einem bestimmten Operationspunkt des Transistors. Die
Aufbereitung der Rohdaten geschieht mittels eines MATLAB-Scripts.
Zunächst wird die große, mit verschiedenen Strommessungen „durch-
mischte“ Ursprungsdatei in ihre 6 Einzeltabellen zerlegt, von denen
jede die fortlaufenden Messwerte enthält, die zu einer konstanten Span-
nungseinstellung gehören (Abb. A.2).
Abbildung A.2: Extraktion der Rohdaten: a) Ausschnitt aus einer
Messdatei mit 4 von ca. 580 aufgenommenen Datenpa-
keten, von denen in jedem die gemessenen Source- und
Drainströme zu 6 unterschiedlichen Spannungseinstel-
lungen abgelegt sind und b) die 6 daraus rekonstruier-
ten zugehörigen Einzelmessungen der Drainstroment-
wicklung während des Magnetfelddurchlaufs.
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Dann werden die Daten an Anfang und Ende der Messung, die bei
konstantem Feld aufgenommen wurden, vom Datensatz abgeschnitten.
Damit bleiben nur die Daten übrig, die in die eigentliche Zeit der
Magnetfeldänderung fallen. Der um Vor- und Nachmessung reduzierte
Datensatz in der Form I(t) entspricht dem Bereich II in Abb. A.3.
Dieser wird nun anhand der Zeitstempel zusammen mit der ebenfalls
vorliegenden Information B(t) korreliert (siehe Abb. A.3) und als I(B)
in eine neue Datentabelle geschrieben, die im Anschluss an die Fitrou-
tine übergeben wird.
In einem zweiten Schritt werden Datenbereiche identifiziert, die auf-
grund von spontanen Sprüngen oder aufgrund von Drift im Signal au-
genscheinlich nicht zum Rest der Messung passen. Ein solches Beispiel
ist der spontane Signaleinbruch im oberen Bereich von Abschnitt II
in Abb. A.3. Die Zeiten vor und nach dem eigentlichen Felddurchlauf
sind hier für die Bewertung sehr hilfreich. So ist z. B. im erwähnten
Beispiel zu sehen, wie sich das Signal nach Abschluss der eigentlichen
Messung in der Folge (Bereich III) auf das ursprünglich zu erwartende
„Nullfeldsignal“ erholt hat. Bei der Auswahl der für den Fit geeigneten
Messwerte sucht man die Datenbereiche, die den größten konsistenten,
auf einer Parabel liegenden Abschnitt bilden. Da die Beweglichkeit in
der Krümmung der Parabel steckt, ist die Absolutlage in Id dabei nicht
entscheidend. Falls der Strom z. B. aufgrund von spontanem Ladungs-
einfang und -abgabe am Gateoxid zwischen zwei diskreten Zuständen
hin- und herspringt (vgl. Abb. 5.8), hat dies keine Auswirkung auf die
ermittelte Beweglichkeit. Die Information über vom Fit auszunehmen-
de Zeitbereiche wird ebenfalls an die Fitroutine übergeben.
A.2.2 Fitroutine
Im Anschluss an die Aufbereitung der Messdaten erfolgt die Übergabe
an eine MATLAB-Routine, die die Datensätze unter Berücksichtigung
von Serienwiderstands- und Geometriekorrektur fittet, um gemäß Gl.
(5.9) die Beweglichkeit zu bestimmen. Hierzu werden folgende Werte
an die Fitroutine übergeben:
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Abbildung A.3: Beispiel für einen der sechs Id(t) Datensätze aus Abb.
A.2; die gesamte Messung gliedert sich in 3 Bereiche:
I) die Zeit vor der Magnetfeldänderung, II) die eigent-
liche Messzeit und III) eine Zeit der Nachmessung. Im
gezeigten Beispiel handelt es sich um eine Messung
während eines Feldabbaus. Dies ist daran ersichtlich,
dass der Strom aufgrund eines sinkenden Magnetowi-
derstands mit der Zeit zunimmt.
• gemessene Datenpunkte als Funktion des Magnetfelds I(B)
• Richtung des Felddurchlaufs; im Falle eines Feldabbaus werden
die Daten zunächst so umsortiert, dass sie der Reihenfolge nach
mit steigendem Feld erscheinen. Die dient dazu, die Parabel in
der richtigen Krümmung an die Daten zu fitten.
• Information über für den Fit nicht zu berücksichtigende Daten-
bereiche
• Länge L und Weite W des Transistors zur Anwendung der Geo-
metriekorrektur




Als variable Parameter werden dabei der Nullfeldstrom I0 und die
Beweglichkeit µMR zugelassen, als Startwert für I0 wird der bei B = 0 T
gemessene Stromwert herangezogen. Der Fit erfolgt nach der Methode
der kleinsten Quadrate und wird zur Erhöhung der Genauigkeit dreimal
durchlaufen, wobei I0 und µMR aus dem vorigen Durchlauf jeweils auto-
matisch als neue Startwerte herangezogen werden. Anschließend wird
die resultierende Fitkurve mit den Messdaten in einer gemeinsamen






















Abbildung A.4: Nach Datenaufbereitung resultierender Id(B)-Graph.
Die Fitroutine legt einge Funktion nach Gl. (5.9) durch
die Messdaten (durchgezogene Linie), wobei ausgeblen-
dete Bereiche (grau hinterlegte Messpunkte) nicht be-
rücksichtigt werden. Die Beweglichkeit ergibt sich bei
festgelegtem Rsd aus der Krümmung der Parabel.
Vom Fit ausgenommene Datenpunkte sind hierbei farblich von den
anderen Punkten abgesetzt. Außerdem wird die berechnete Beweglich-
keit mit ausgegeben. Die direkte grafische Ausgabe des Resultats er-
möglicht eine sofortige visuelle Überprüfung, ob die sich ergebende Fit-
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kurve auch zu den Daten passt, bevor mit dem eigentlichen Ergebnis,
der extrahierten Beweglichkeit, die Auswertung fortgeführt wird. Nach
erfolgtem Fit werden die ermittelten Beweglichkeiten zur weiteren Ver-
arbeitung in MATLAB bzw. Excel gespeichert. Die Matlab-Scripte zum
Einlesen, Aufbereiten und Fitten der Messdaten sind aufeinander abge-
stimmt. Sobald einmal für jeden einzulesenden Datensatz hinterlegt ist
welcher Bereich gefittet werden soll, können sämtliche Beweglichkeiten
aus allen Datensätzen z.B. für andere Serienwiderstände Rser automati-
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As modern microelectronics advances, enormous challenges have to be
overcome in order to further increase device performance, enabling high-
speed and ultra-low-power applications. With progressive scaling of Silicon
MOSFETs, charge carrier mobility has dropped significantly and became a
critical device parameter over the last decade. Present technology nodes
make use of strain engineering to partially recover this mobility loss. Even
though carrier mobility is a crucial parameter for present technology
nodes, it cannot be determined accurately by methods typically available
in industrial environments. A major objective of this work is to study the
magnetoresistance mobility μMR of strained VLSI devices based on a 28 nm
ground rule. This technique allows for a more direct access to charge
carrier mobility, compared to conventional current/ voltage and
capacitance/ voltage mobility derivation methods like the effective
mobility μeff, in which series resistance, inversion charge density and
effective channel length are necessary to extract the mobility values of the
short channel devices. Aside from providing an anchor for accurate μeff
measurements in linear operation conditions, μMR opens the possibility to
investigate the saturation region of the device, which cannot be accessed
by μeff. Electron and hole mobility of nFET and pFET devices with various
gate lengths are studied from linear to saturation region. In addition, the
interplay between mobility enhancement due to strain improvement, and
mobility degradation due to short channel effects with decreasing channel
length is analyzed.
As a concept device for future nanoelectronic building blocks, silicon
nanowire Schottky field-effect transistors are investigated in the second
part of this work. These devices exhibit an ambipolar behaviour, which
gives the opportunity to measure both electron and hole transport on a
single device. The temperature dependence of the source/drain current
for specific gate and drain voltages is analyzed within the framework of
voltage dependent effective barrier heights.
